JPS6266678A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6266678A JPS6266678A JP20722285A JP20722285A JPS6266678A JP S6266678 A JPS6266678 A JP S6266678A JP 20722285 A JP20722285 A JP 20722285A JP 20722285 A JP20722285 A JP 20722285A JP S6266678 A JPS6266678 A JP S6266678A
- Authority
- JP
- Japan
- Prior art keywords
- diffused region
- type diffused
- phosphorus
- arsenic
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の技術分野)
本発明は半導体装置の製造方法に関するもので、特に2
重の濃度分布を持つ拡散層の形成に使用されるものであ
る。
重の濃度分布を持つ拡散層の形成に使用されるものであ
る。
MO8型半導体装肖1は高耐圧化と微細化とが進んでお
り、これに伴うドレイン端での電界集中によるデバイス
の劣化を避けるため、ドレイン領t4端のチャネル領域
に従来のトレイン領域よりも低濃度の拡散領域を設けた
構造(以下GDD:Grade Disused Dr
ainという)が採用されている。
り、これに伴うドレイン端での電界集中によるデバイス
の劣化を避けるため、ドレイン領t4端のチャネル領域
に従来のトレイン領域よりも低濃度の拡散領域を設けた
構造(以下GDD:Grade Disused Dr
ainという)が採用されている。
以下、第2図を参照して従来のGDD構造を持つ半導体
装置の製造方法を説明1“る。第2図は従来の製造方法
による工程別の素子断面を示したものである。まず、第
2図(A)に示すように半導体基板4の表面に、周知の
製造方法によりゲート酸化膜2、素子分離のためのフィ
ールド酸化膜3および多結晶シリコンゲート1を形成す
る。ついで第2図<8)に示すように、多結晶シリコン
ゲ−ト1とソースおよびドレイン予定領域とを酸化して
薄い酸化膜6を形成したのちに1図示しないp+拡散領
域をレジストで保護してn−拡散予定領域を形成するた
めにP 〈リン)のイオン注入をおこない、リンドープ
層5を形成づる。ついで第2図(C)に示すように、図
示しないレジストをいったん除去してN2雰囲気中でア
ニールし、ドープしたリン(P )を活性化してn−
拡散領域7を形成する。
装置の製造方法を説明1“る。第2図は従来の製造方法
による工程別の素子断面を示したものである。まず、第
2図(A)に示すように半導体基板4の表面に、周知の
製造方法によりゲート酸化膜2、素子分離のためのフィ
ールド酸化膜3および多結晶シリコンゲート1を形成す
る。ついで第2図<8)に示すように、多結晶シリコン
ゲ−ト1とソースおよびドレイン予定領域とを酸化して
薄い酸化膜6を形成したのちに1図示しないp+拡散領
域をレジストで保護してn−拡散予定領域を形成するた
めにP 〈リン)のイオン注入をおこない、リンドープ
層5を形成づる。ついで第2図(C)に示すように、図
示しないレジストをいったん除去してN2雰囲気中でア
ニールし、ドープしたリン(P )を活性化してn−
拡散領域7を形成する。
次に第2図(D)に示すように、同一の開口部+
+からn 拡散
領域形成用のA (ヒ素)のイオン注入をおこない、
ヒ素ドープ層8を形成する。
+からn 拡散
領域形成用のA (ヒ素)のイオン注入をおこない、
ヒ素ドープ層8を形成する。
このとき、図示しないp 拡散領域をレジストでカバー
するのは、第2図(B)に示すリンドープ層5の形成時
と同様である。ついでレジストを除去した後、N2また
は02′B囲気中で熱処理をおこなってドープしたヒ素
を活性化し、第2図(E)に示すようにn 拡散領域9
を形成する。後続の工程では、周知の製造方法によって
第2図(F)に示すようにCVD膜10を被着し、コン
タクトホール11を設ける。そして、このコンタクトホ
ール11を介して配線パターン12をn 拡散領1ii
t9と接触させ、半導体装置を完成させる。
するのは、第2図(B)に示すリンドープ層5の形成時
と同様である。ついでレジストを除去した後、N2また
は02′B囲気中で熱処理をおこなってドープしたヒ素
を活性化し、第2図(E)に示すようにn 拡散領域9
を形成する。後続の工程では、周知の製造方法によって
第2図(F)に示すようにCVD膜10を被着し、コン
タクトホール11を設ける。そして、このコンタクトホ
ール11を介して配線パターン12をn 拡散領1ii
t9と接触させ、半導体装置を完成させる。
以上説明したように、GDD構造を有するMO8型トラ
ンジスタの製造工程においては、通常の工程に比較して
n−拡散領域とn 拡散領域とを形成する必要がある。
ンジスタの製造工程においては、通常の工程に比較して
n−拡散領域とn 拡散領域とを形成する必要がある。
このため同様な工程を繰り返しおこなう必要があり、従
って単一不純物をソース、ドレインに注入するデバイス
に比して工程が長くなるという欠点があった。
って単一不純物をソース、ドレインに注入するデバイス
に比して工程が長くなるという欠点があった。
本発明゛は上記事情を考慮してなされたもので、GDD
eM造を有するMO8型半導体装置の製造工程の短縮を
図ることのできる半導体装置の製造方法を提供すること
を目的とする。
eM造を有するMO8型半導体装置の製造工程の短縮を
図ることのできる半導体装置の製造方法を提供すること
を目的とする。
上記の目的を達成するため本発明は、半導体基板上の注
入阻止膜に設けた開口部を介して、半導体基板に対する
拡散係数が大きい第1の不純物を低濃度に注入すると共
に、拡散係数が小さい第2の不純物を同一の開口部を介
して高濃度に注入する第1の工程と、単一の熱処理を施
して2重の濃度分布を持つ拡散層を形成する第2の工程
とを有する半導体装置の製造方法を提供するものである
。
入阻止膜に設けた開口部を介して、半導体基板に対する
拡散係数が大きい第1の不純物を低濃度に注入すると共
に、拡散係数が小さい第2の不純物を同一の開口部を介
して高濃度に注入する第1の工程と、単一の熱処理を施
して2重の濃度分布を持つ拡散層を形成する第2の工程
とを有する半導体装置の製造方法を提供するものである
。
以下第1図を参照して本発明の詳細な説明する。
第1図は一実施例に係る製造方法を説明するための工程
別素子断面図である。なお第2図に示したものと同一部
分には同一符号を付し、その詳細説明は省略する。
別素子断面図である。なお第2図に示したものと同一部
分には同一符号を付し、その詳細説明は省略する。
第1図(A)に示す素子分離用のフィールド酸化膜3、
ゲート酸化plI!2、多結晶シリコンゲート1を半導
体基板4の表面に形成する工程は、第2図は(A)に示
す従来技術と同様である。第1図(B)に示すように、
図示しないp+拡散領域をレジストでカバーした後、ソ
ースおよびドレイン予定領域に形成された薄い酸化膜6
を介してn−拡散領域形成用にリン(P )のイオン
注入をおこない、半導体基板4の表面に低濃度のリンド
ープ層13を形成する。
ゲート酸化plI!2、多結晶シリコンゲート1を半導
体基板4の表面に形成する工程は、第2図は(A)に示
す従来技術と同様である。第1図(B)に示すように、
図示しないp+拡散領域をレジストでカバーした後、ソ
ースおよびドレイン予定領域に形成された薄い酸化膜6
を介してn−拡散領域形成用にリン(P )のイオン
注入をおこない、半導体基板4の表面に低濃度のリンド
ープ層13を形成する。
ついで、同−開化部を介して同様にソースおよびドレイ
ン拡散領域予定部の薄い酸化F!6を介し+
+てn 拡散
領域用にヒ素(A >のイオン注入をおこない、高
濃度のヒ素ドープ層14を半導体基板4の表面近傍に形
成する。
ン拡散領域予定部の薄い酸化F!6を介し+
+てn 拡散
領域用にヒ素(A >のイオン注入をおこない、高
濃度のヒ素ドープ層14を半導体基板4の表面近傍に形
成する。
ついで第1図(C)に承りように、レジストを除去した
のちN2雰囲気で熱処理を施し、拡散係数の異なる2つ
の不純物リンおよびヒ素を活性化させ、低濃度のn−拡
散領域15と高濃度のn+拡散領1416とを同時に形
成させる。このようにすると、n+領域用のヒ素は拡散
係数が小さいためn+拡散領域16は浅く形成され、ま
たn−領域用のリンは拡散係数が大きいためn−拡散領
域15は深く形成される。以下周知の製造技術により、
第2図(D)に示すようにCVD1lul Oを被着し
たのち、コンタクトホール11を開孔し、このコンタク
トホール11を介して配線パターン12をn+拡散領域
と接触させ、素子を完成させる。
のちN2雰囲気で熱処理を施し、拡散係数の異なる2つ
の不純物リンおよびヒ素を活性化させ、低濃度のn−拡
散領域15と高濃度のn+拡散領1416とを同時に形
成させる。このようにすると、n+領域用のヒ素は拡散
係数が小さいためn+拡散領域16は浅く形成され、ま
たn−領域用のリンは拡散係数が大きいためn−拡散領
域15は深く形成される。以下周知の製造技術により、
第2図(D)に示すようにCVD1lul Oを被着し
たのち、コンタクトホール11を開孔し、このコンタク
トホール11を介して配線パターン12をn+拡散領域
と接触させ、素子を完成させる。
なお、上述した工程を採用する際には、リンのイオン注
入のための加速電圧をヒ素のイオン注入のための加速電
圧より低くし、かつリンの注入間をヒ素の注入mより、
低く押えることが望ましい。
入のための加速電圧をヒ素のイオン注入のための加速電
圧より低くし、かつリンの注入間をヒ素の注入mより、
低く押えることが望ましい。
しかし、本発明はこれに限定されるものではなく、不純
物の拡散係数と拡散層の深さに応じて調整することもで
きる。
物の拡散係数と拡散層の深さに応じて調整することもで
きる。
このような条件により2つの不純物を同一の開口部を介
して注入し、1回の熱処理を施すことにより2重の濃度
分布を持つ拡散層を形成することができも。
して注入し、1回の熱処理を施すことにより2重の濃度
分布を持つ拡散層を形成することができも。
以上説明した実施例では、半導体基板としてシリコンを
用い、2つの不純物としてそれぞれリンおよびヒ素を用
いたが、半導体基板に対して同一温度で拡散係数が大き
く異なる2つの不純物を用いることにより、シリコン以
外の半導体基板に対しても同様に適用することが可能で
ある。またヒ。
用い、2つの不純物としてそれぞれリンおよびヒ素を用
いたが、半導体基板に対して同一温度で拡散係数が大き
く異なる2つの不純物を用いることにより、シリコン以
外の半導体基板に対しても同様に適用することが可能で
ある。またヒ。
素の代りにアンチモン等も利用することができる。
n型不純物だけでなくn型不純物についても適用できる
。
。
以上の通り本発明では、半導体基板に対する拡散係数が
大きい第1の不純物を低濃度で注入すると共に、拡散係
数が小さい第2の不純物を高ig1度で注入し、単一の
熱処理を施して2川の濃度分布を持つ拡散層を形成する
ようにしているので、GDD構造を有するMO8型半導
体装nの形成に当って工程の短縮と冒造時間の短縮が図
れる半導体5A直の製造方法が得られる。
大きい第1の不純物を低濃度で注入すると共に、拡散係
数が小さい第2の不純物を高ig1度で注入し、単一の
熱処理を施して2川の濃度分布を持つ拡散層を形成する
ようにしているので、GDD構造を有するMO8型半導
体装nの形成に当って工程の短縮と冒造時間の短縮が図
れる半導体5A直の製造方法が得られる。
第1図は本発明の一実施例を説明するための工程別素子
断面図、第2図は従来の製造方法を説明するための工程
別素子断面図である。 13・・・リンドープ層、14・・・ヒ素ドープ層、1
5°・・・n−拡散領域、16・・・n+拡散領域。 出願人代理人 佐 膝 −雄 第1図 第2図
断面図、第2図は従来の製造方法を説明するための工程
別素子断面図である。 13・・・リンドープ層、14・・・ヒ素ドープ層、1
5°・・・n−拡散領域、16・・・n+拡散領域。 出願人代理人 佐 膝 −雄 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体基板上の注入阻止膜に設けた同一の開口部を
介して濃度の異なる2種類の不純物を拡散し、2重の濃
度分布を持つ拡散層を形成する半導体装置の製造方法に
おいて、 前記半導体基板に対する拡散係数が大きい第1の不純物
を前記開口部を介して低濃度に注入すると共に、拡散係
数が小さい第2の不純物を前記開口部を介して高濃度に
注入する第1の工程と、単一の熱処理を施して2重の濃
度分布を持つ前記拡散層を形成する第2の工程とを有す
ることを特徴とする半導体装置の製造方法。 2、前記半導体基板をシリコンとし、前記第1および第
2の不純物をそれぞれリンおよびヒ素とする特許請求の
範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20722285A JPS6266678A (ja) | 1985-09-19 | 1985-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20722285A JPS6266678A (ja) | 1985-09-19 | 1985-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266678A true JPS6266678A (ja) | 1987-03-26 |
Family
ID=16536264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20722285A Pending JPS6266678A (ja) | 1985-09-19 | 1985-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453461A (en) * | 1987-05-19 | 1989-03-01 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
-
1985
- 1985-09-19 JP JP20722285A patent/JPS6266678A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453461A (en) * | 1987-05-19 | 1989-03-01 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層cmos構造の製造方法 | |
| JPS62287670A (ja) | 二重拡散金属酸化半導体トランジスタ製造方法 | |
| JPS6016456A (ja) | 半導体装置の製造方法 | |
| JPS63219152A (ja) | Mos集積回路の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0481866B2 (ja) | ||
| JPS6266678A (ja) | 半導体装置の製造方法 | |
| JPH021159A (ja) | 半導体装置の製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS61251166A (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP3309529B2 (ja) | 半導体装置の製造方法 | |
| JPH02189965A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JP2774407B2 (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPS58170066A (ja) | 半導体装置の製造方法 | |
| JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62224973A (ja) | Mis型半導体装置の製造方法 | |
| JPH02295131A (ja) | Mosトランジスタの製造方法 |