JPS6269645A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6269645A
JPS6269645A JP21057985A JP21057985A JPS6269645A JP S6269645 A JPS6269645 A JP S6269645A JP 21057985 A JP21057985 A JP 21057985A JP 21057985 A JP21057985 A JP 21057985A JP S6269645 A JPS6269645 A JP S6269645A
Authority
JP
Japan
Prior art keywords
film
oxidation
oxidizing
heat
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21057985A
Other languages
English (en)
Other versions
JPH0251251B2 (ja
Inventor
Takayoshi Higuchi
樋口 孝義
Shizuo Sawada
沢田 静雄
Satoru Maeda
哲 前田
Soichi Sugiura
杉浦 聡一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21057985A priority Critical patent/JPS6269645A/ja
Publication of JPS6269645A publication Critical patent/JPS6269645A/ja
Publication of JPH0251251B2 publication Critical patent/JPH0251251B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関するもので、特に^
密度の半導体装置に使用されるものである。
〔発明の技術的背禁〕
従来、半導体装置における素子分離は第2図(a)〜(
C)に示すような選択酸化法により行なわれている。
まず、表面の結晶方位(100)のP−型シリコン基板
1上に膜厚約900人の熱酸化膜2を形成する。次に、
全面に膜厚的500Aの多結晶シリコン膜3及び膜厚的
2500Aのシリコン窒化膜4を順次堆積する(第2図
(a))。つづいて、シリコン窒化膜4上にホトレジス
トパターン5を形成し、これをマスクとしてシリコン窒
化膜4をエツチングする。つづいて、ホトレジストパタ
ーン5をマスクとして多結晶シリコン膜3及び熱酸化1
1!2を通して、反転防止用の11B+を加速エネルギ
ー100KeV、ドーズ量的1×1013C#I−2の
条件でイオン注入してホウ素イオン注入層6を形成する
(同図(b))。次いで、ホトレジストパターン5を除
去した後、残存したシリコン窒化膜4を耐酸化性マスク
として酸化性雰囲気中で熱酸化を行ない、膜厚的800
0人のフィールド酸化膜7を形成する。この熱処理によ
りホウ素イオン注入層6のホウ素イオンを活性化させ、
フィールド酸化膜7下の基板1にフィールド反転防止層
8を形成する。つづいて、残存したシリコン窒化膜4及
び多結晶シリコン膜3を除去づ”る(同図(C)図示)
。その後、フィールド酸化膜7で囲まれた素子領域内に
所定の半導体素子を形成する。
(背景技術の問題貞) しかしながら、このような方法ではフィールド酸化膜の
幅が大きくなって微細な半導体装置の形成が困難である
という問題がある。
すなわら、第2図(b)において行なわれるシリコン窒
化18!4の除去幅は光を用いた装置では紫外線を用い
た場合でも写真蝕刻法における解像痩上の限界から約1
11mが限度である。しかも、フィールド酸化膜を形成
するための酸化工程においてフィールド酸化膜7の幅は
横方向にも拡大して約1.6μmとなっている。フィー
ルド酸化膜は素子分離のためには約1μmの幅があれば
」−分と考えられているため、このように大きな幅のフ
ィールド酸化膜は素子形成領域を狭め、微細化、^集積
化を妨げることになる。
(発明の目的) 本発明はこのような従来技術の問題を除去するためなさ
れたもので、微細なフィールド酸化膜を可能にする半導
体装置の製造方法を捉供することを目的とする。
〔発明の概要〕
上記目的達成のため、本発明にかかる半導体装置の製造
方法においては半導体基板上に耐酸化性膜、第1の被酸
化性膜を順次堆積し、この第1の被酸化性膜を素子分離
形成領域上で選択除去して開口部を形成した後に熱酸化
して第1の絶縁膜に変え、この上に第2の被酸化性膜を
形成した後に熱酸化して第2の絶縁膜に変え、異方性エ
ツチングにより開口部内で耐酸化性膜を除去し、この耐
酸化性膜をマスクとして酸化を行ないフィールド酸化膜
を形成するようにしている。これにより、微小幅のフィ
ールド酸化膜の形成が可能となり半導体装置の^集積化
が可能となる。
〔発明の実施例〕
以下本発明の実施例を第1図を参照して詳細に説明する
第1図(a)〜(f)は本発明の一実施例を示す工程別
断面図であって、まず、例えば表面結晶方位(100)
のP′″型シリコン基板11を約1100℃の酸化雰囲
気中で熱酸化し、表面に膜厚的900Aの熱酸化膜12
を形成する。さらに全面に膜厚的500Aの多結晶シリ
コン膜13、膜厚約2500人のシリコン窒化111J
14および膜厚的3000Aの多結晶シリコン膜15を
それぞれCVD法で順次堆積させる。続いてフィールド
酸化膜形成領域上の多結晶シリコン膜15をレジストを
マスクとして反応性イオンエツチングにより選択的にエ
ツチングする(第1図(a))。
次に、基板全体を約1000℃の酸化雰囲気中で熱酸化
すると、多結晶シリコンl!15は熱酸化膜17に変わ
り、その際体積が膨張して開口幅16′は例えば0.7
5μmとなる(第1図(b))。
次に、全面に膜厚1000人の多結晶シリコン膜を堆積
させた後、約1000℃の酸化雰囲気中で熱酸化すると
多結晶シリコン膜は熱酸化膜18に変わり、開口幅16
″はQ、4f1m程麿となる(第1図(C))。
続いてこの状態で反応性イオンエツチングを用いて熱酸
化膜18およびシリコン窒化膜14をエツチングし、多
結晶シリコン膜13が露出するようにする(第1図(d
))。
次に、熱酸化膜17および18をマスクとして反転防止
用のホウ素11B+を加速エネルギー100KeV 、
ト−XI I X 1013cm−2(D’1klfF
 ’F多多結晶シリコ脱膜13よび熱酸化膜12を通し
て基板11内にイオン注入することによりイオン注入層
19を形成する。その後熱酸化膜17および18を除去
する(第1図(e))。
次に全体を約1000℃の酸化雰囲気中で残存したシリ
コン窒化#!14を耐酸化性マスクとして膜厚約800
0人のフィールド酸化膜20を形成する。また、この際
注入されたホウ素イオンは活性化され、フィールド反転
防止層21となる。なお、フィールド酸化膜20の形成
時には酸化は上下方向のみでなく横方向にも拡がるため
、フィールド酸化膜20の幅は開口部16″’の幅J:
りも大きくなり約1.0ttrnとなっている。次にシ
リコン窒化膜を除去ηることにJ:り第1図(f)の状
態となり、非常に幅の小さいフィールド酸化膜20が得
られたことになる。
このようにしてフィールド酸化膜を冑た後、フィールド
酸化膜で囲まれた素子領域内に半導体素子が形成され、
半導体装置が完成する。
以上の実施例では基板110表面に熱酸化膜12および
多結晶シリコン膜13を形成してからシリコン窒化膜1
4を堆積するようにしているが、半導体素子形成領域で
の工程によっては必ずしも必要でない場合がある。
また、実施例ではr1チャネルMO8t−ランジスタを
例にとって説明したが、PチャネルM OS j−ラン
ジスタ、CMO,Sl−ランジスタ等にも同様に適用す
ることができる。
〔発明の効5f!〕 以上のように、本発明によれば耐酸化性膜−りに形成さ
れた被酸化性膜を酸化膨張させた上第2の被酸化性膜を
形成、酸化して開口部幅を狭めた上で耐酸化性膜をエツ
チングし、これを酸化のマスクとして厚い酸化膜を形成
するようにしているので、写真蝕刻法で直接形成できな
い微小開口部を耐酸化性膜に形成できる結果、微小幅の
フィールド酸化膜の形成が可能となり、素子の微細化、
高集積化が可能となる。
【図面の簡単な説明】
第1図は本発明にかかる半導体装置の製造方法の一実施
例を示す工程別断面図、第2図は従来の半導体装置の製
造方法を示す工程別断面図である。 11・・・半導体基板、12・・・シリコン酸化膜、1
3.15・・・多結晶シリコン膜、14・・・シリコン
窒化膜、16.16’ 、16” 、16″・・・開口
部、17.18・・・シリコン酸化膜、19・・・イオ
ン注入層、20・・・フィールド酸化膜、21・・・フ
ィールド反転防止層。 第2図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に耐酸化性膜を形成する工程と、 その上に第1の被酸化性膜を形成する工程と、素子分離
    膜形成領域上の前記第1の被酸化性膜を選択的に除去し
    て開口部を形成し、熱酸化により前記第1の被酸化性膜
    を第1の絶縁膜に変える工程と、 全体の上に第2の被酸化性膜を形成し、熱酸化によりこ
    れを第2の絶縁膜に変える工程と、異方性エッチングに
    より前記開口部内で前記耐酸化性膜が露出するように前
    記第2の絶縁膜を除去する工程と、 残存した前記第2の絶縁膜および前記第1の絶縁膜をマ
    スクとして前記耐酸化性膜を選択的にエッチングする工
    程と、 この選択エッチングにより形成された開口部下の前記半
    導体基板を選択的に酸化し、厚い酸化膜を形成する工程
    と、 を備えた半導体装置の製造方法。 2、被酸化性膜が多結晶シリコン膜である特許請求の範
    囲第1項記載の半導体装置の製造方法。 3、耐酸化性膜がシリコン窒化膜である特許請求の範囲
    第2項記載の半導体装置の製造方法。 4、異方性エッチングが反応性イオンエッチングである
    特許請求の範囲第3項記載の半導体装置の製造方法。
JP21057985A 1985-09-24 1985-09-24 半導体装置の製造方法 Granted JPS6269645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21057985A JPS6269645A (ja) 1985-09-24 1985-09-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21057985A JPS6269645A (ja) 1985-09-24 1985-09-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6269645A true JPS6269645A (ja) 1987-03-30
JPH0251251B2 JPH0251251B2 (ja) 1990-11-06

Family

ID=16591646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21057985A Granted JPS6269645A (ja) 1985-09-24 1985-09-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6269645A (ja)

Also Published As

Publication number Publication date
JPH0251251B2 (ja) 1990-11-06

Similar Documents

Publication Publication Date Title
JP2521611B2 (ja) ツインウェルを有するcmosの製造方法
US5106768A (en) Method for the manufacture of CMOS FET by P+ maskless technique
US4578859A (en) Implant mask reversal process
JPH0324727A (ja) 半導体装置の製造方法
JPH11102961A (ja) 半導体装置の製造方法
JPS6269645A (ja) 半導体装置の製造方法
JP2788889B2 (ja) 半導体装置における分離形成方法
JPH04107831A (ja) 半導体装置の製造方法
KR100275111B1 (ko) 반도체소자의게이트산화막형성방법
JPH07321015A (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JPH0316150A (ja) 半導体素子の製造方法
JPH03177045A (ja) 半導体装置の製造方法
JPH0467649A (ja) 半導体装置の製造方法
JPH05166746A (ja) 半導体装置の製造方法
JPS60240131A (ja) 半導体装置の製造方法
KR100311485B1 (ko) 반도체소자의격리막형성방법
JPS61239671A (ja) 半導体記憶装置の製造方法
US20020001927A1 (en) Semiconductor device manufacturing method
JPS59169172A (ja) 半導体記憶装置の製造方法
JPH05121401A (ja) 半導体装置の製造方法
JPS6032990B2 (ja) 半導体装置の製造方法
JPH04115525A (ja) 半導体素子の製造方法
JPH04309226A (ja) 半導体装置の製造方法
JPH04154163A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term