JPS6270945A - フア−ムウエア診断装置 - Google Patents
フア−ムウエア診断装置Info
- Publication number
- JPS6270945A JPS6270945A JP60211519A JP21151985A JPS6270945A JP S6270945 A JPS6270945 A JP S6270945A JP 60211519 A JP60211519 A JP 60211519A JP 21151985 A JP21151985 A JP 21151985A JP S6270945 A JPS6270945 A JP S6270945A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- address
- running
- value
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 8
- 238000003745 diagnosis Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファームウェア診断装置に関し、特に制御装置
に使用されるファームウェア診断装置に関する。
に使用されるファームウェア診断装置に関する。
従来のファームウェアのデパック機能は、任意のアドレ
スでプログラムをスト、プさせたり、１ステツプ毎に命
令を実行させたりするなどの簡単なものが多く、ソフト
ウェアのデハソクで用いられる追芯プログラムあるいは
診断プログラムと同様な機能を得るには大規模なファー
ムウェアデパック用の開発支援システムが必要である。
スでプログラムをスト、プさせたり、１ステツプ毎に命
令を実行させたりするなどの簡単なものが多く、ソフト
ウェアのデハソクで用いられる追芯プログラムあるいは
診断プログラムと同様な機能を得るには大規模なファー
ムウェアデパック用の開発支援システムが必要である。
上述した従来のファームウェアのデパック機能はきわめ
て簡単なものであるので、ファームウェアの走行経路を
診断したりすることができないという欠点がある。例え
ば、制御装置の外部よりある事象Ｒが発生すると、制？
ｉｌ Ｗ ＷのファームウェアはルーチンＳヘジャンプ
してからルーチンＴへ行くものとする。そして、事象Ｒ
が発生したタイミングによりルーチンＳヘジャンプする
経路が複数あり、またルーチンＳは事象Ｒが発生するま
でに複数回通過するような場合、事象Ｒによってどこか
らルーチンＳにジャンプしたのか、すなわち、最後にル
ーチンＳにジャンプしたアドレスを知ることは従来のフ
ァームウェアのデパック機能では困難であった。
て簡単なものであるので、ファームウェアの走行経路を
診断したりすることができないという欠点がある。例え
ば、制御装置の外部よりある事象Ｒが発生すると、制？
ｉｌ Ｗ ＷのファームウェアはルーチンＳヘジャンプ
してからルーチンＴへ行くものとする。そして、事象Ｒ
が発生したタイミングによりルーチンＳヘジャンプする
経路が複数あり、またルーチンＳは事象Ｒが発生するま
でに複数回通過するような場合、事象Ｒによってどこか
らルーチンＳにジャンプしたのか、すなわち、最後にル
ーチンＳにジャンプしたアドレスを知ることは従来のフ
ァームウェアのデパック機能では困難であった。
本発明の目的は、上述の点に鑑み、ファームウェアの走
行経路を診断することができるファームウェア診断装置
を提供することにある。
行経路を診断することができるファームウェア診断装置
を提供することにある。
本発明のファームウェア診断装置は、ファームウェアの
走行アドレスをカウントするプログラムカウンタと、前
記ファームウェアの任意のアドレスを格納できるアドレ
ス格納手段と、前記ファームウェアの走行アドレスをデ
ータとして記憶する２つの記憶領域と、これら記憶領域
のうちのいずれか一方に選択的に前記ファームウェアの
走行アドレスを順次記憶させる記憶制御手段と、前記フ
ァームウェアの走行アドレスが前記アドレス格納手段に
格納されたアドレスを１ｌｌｌ遇するごとに前記ファー
ムウェアの走行アドレスを記憶する領域を前記記憶領域
のうちの一方から他方に切り換える切換手段とを有する
。
走行アドレスをカウントするプログラムカウンタと、前
記ファームウェアの任意のアドレスを格納できるアドレ
ス格納手段と、前記ファームウェアの走行アドレスをデ
ータとして記憶する２つの記憶領域と、これら記憶領域
のうちのいずれか一方に選択的に前記ファームウェアの
走行アドレスを順次記憶させる記憶制御手段と、前記フ
ァームウェアの走行アドレスが前記アドレス格納手段に
格納されたアドレスを１ｌｌｌ遇するごとに前記ファー
ムウェアの走行アドレスを記憶する領域を前記記憶領域
のうちの一方から他方に切り換える切換手段とを有する
。
（実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
通常機能を実現するファームウェア内蔵の制御装置ｌは
、例えば１６ビツトのプログラムカウンタ１０を備えて
おり、同カウンタ１０の出力信号線ａを介して制御装置
１のファームウェアを診断するための診断回路２に接続
されている。この診断回路２は、例えば１６ビツトの出
力信号線すをもち外部より任意に値を設定できるアドレ
スレジスタ２０．信号線ａおよびｂの値が一敗する毎に
論理を反転して信号線Ｃに出力する比較回路３０、この
比較回路３０の出力信号を反転するインバータ６０、比
較回路３０の出力信号線Ｃおよびインバータ６０の出力
信号線ｄをそれぞれイネーブル入力信号としイネーブル
時にプログラムカウンタ１０と同期してカウンタを行う
、例えば８ビツトのアドレスカウンタ４０および５０、
それぞれ信号線ａを入力データとし、アドレスカウンタ
４０の出力信号ｇｅおよびアドレスカウンタ５０の出力
信号線ｆをそれぞれ人力アドレスとする２５６ワードの
記憶領域をもつメモリ （ＲＡＭ）７０および８０から
構成されている。アドレスカウンタ４０および５０は、
値２５５を越えたときには値０に戻ってカウントを続行
し、ディスイネーブル時にはそのカウント値を保持する
。
、例えば１６ビツトのプログラムカウンタ１０を備えて
おり、同カウンタ１０の出力信号線ａを介して制御装置
１のファームウェアを診断するための診断回路２に接続
されている。この診断回路２は、例えば１６ビツトの出
力信号線すをもち外部より任意に値を設定できるアドレ
スレジスタ２０．信号線ａおよびｂの値が一敗する毎に
論理を反転して信号線Ｃに出力する比較回路３０、この
比較回路３０の出力信号を反転するインバータ６０、比
較回路３０の出力信号線Ｃおよびインバータ６０の出力
信号線ｄをそれぞれイネーブル入力信号としイネーブル
時にプログラムカウンタ１０と同期してカウンタを行う
、例えば８ビツトのアドレスカウンタ４０および５０、
それぞれ信号線ａを入力データとし、アドレスカウンタ
４０の出力信号ｇｅおよびアドレスカウンタ５０の出力
信号線ｆをそれぞれ人力アドレスとする２５６ワードの
記憶領域をもつメモリ （ＲＡＭ）７０および８０から
構成されている。アドレスカウンタ４０および５０は、
値２５５を越えたときには値０に戻ってカウントを続行
し、ディスイネーブル時にはそのカウント値を保持する
。
次に、本実施例のファームウェア診断装置の動作につい
て説明する。
て説明する。
まず、アドレスレジスタ２０にチェックしたいアドレス
ポイントとして任意の値を設定しておき、制御装置１の
ファームウェアを走行させる。信号線Ｃあるいはｄによ
りイネーブルになっているいずれかのアドレスカウンタ
４０または５０により信号線ａを通じて、ファームウェ
アの走行アドレスが順次メモリ７０または８０のいずれ
かに格納される。
ポイントとして任意の値を設定しておき、制御装置１の
ファームウェアを走行させる。信号線Ｃあるいはｄによ
りイネーブルになっているいずれかのアドレスカウンタ
４０または５０により信号線ａを通じて、ファームウェ
アの走行アドレスが順次メモリ７０または８０のいずれ
かに格納される。
ファームウェアがアドレスレジスタ２０の示すアドレス
を通過したとき、すなわち、プログラムカウンタｌＯの
値とアドレスレジスタ２０の値とが一致したときに、比
較回路３０により信号線Ｃの値が反転し、それによりイ
ネーブルとなるアドレスカウンタ４０または５０が切り
換わり、走行アドレスを格納するメモリ７０または８０
が切り換わって同様に格納を継続する。
を通過したとき、すなわち、プログラムカウンタｌＯの
値とアドレスレジスタ２０の値とが一致したときに、比
較回路３０により信号線Ｃの値が反転し、それによりイ
ネーブルとなるアドレスカウンタ４０または５０が切り
換わり、走行アドレスを格納するメモリ７０または８０
が切り換わって同様に格納を継続する。
動作終了時、ディスイネーブルになっている側のメモリ
およびアドレスカウンタの内容を見ることにより、チェ
ックポイントのアドレスに至るまでの２５６ステノプの
経路を知ることができる。
およびアドレスカウンタの内容を見ることにより、チェ
ックポイントのアドレスに至るまでの２５６ステノプの
経路を知ることができる。
第２図は制御装置１におけるファームウェアの流れの一
例を示す図であり、Ａ−Ｇはファームウェアの各ルーチ
ンを示している。第２図において、ファームウェアは通
常Ａ−Ｂ−Ｃ−４Ｄ−Ｅ−Ｆ −へのルーチンを繰り返
すループをなしているものとする。制御装置１の外部よ
り事象Ｈが起こったときにファームウェアが処理してい
るルーチンによりルーチンＦヘジャンプし、ルーチンＧ
へ行くものとする。例えば、ルーチンＧにおいて制御装
置ｌの内部フラグの異常が検出されたときに、どこに原
因があるのかを知るためにはルーチンＦに至った経路を
知ることがを効である。この場合、ルーチンＦの先頭ア
ドレスをアドレスレジスタ２０にセットしてファームウ
ェアを実行させ、適当なタイミングで事象■］を発生さ
せる実験を行えば、フラグ異常はどのルーチンからジャ
ンプしたときに発生したかを知ることができる。
例を示す図であり、Ａ−Ｇはファームウェアの各ルーチ
ンを示している。第２図において、ファームウェアは通
常Ａ−Ｂ−Ｃ−４Ｄ−Ｅ−Ｆ −へのルーチンを繰り返
すループをなしているものとする。制御装置１の外部よ
り事象Ｈが起こったときにファームウェアが処理してい
るルーチンによりルーチンＦヘジャンプし、ルーチンＧ
へ行くものとする。例えば、ルーチンＧにおいて制御装
置ｌの内部フラグの異常が検出されたときに、どこに原
因があるのかを知るためにはルーチンＦに至った経路を
知ることがを効である。この場合、ルーチンＦの先頭ア
ドレスをアドレスレジスタ２０にセットしてファームウ
ェアを実行させ、適当なタイミングで事象■］を発生さ
せる実験を行えば、フラグ異常はどのルーチンからジャ
ンプしたときに発生したかを知ることができる。
以上説明したように本発明は、診断回路を用いることに
より、わずかな記憶領域を使用するのみでファームウェ
アの走行経路を診断することができる効果がある。
より、わずかな記憶領域を使用するのみでファームウェ
アの走行経路を診断することができる効果がある。
第１図は本発明の一実施例のブロック図、第２図はファ
ームウェアの流れの一例を示した図である。 図において、 １・・・・・制御装置、 ２・・・・・診断回路、 １０・・・・・プログラムカウンク、 ２０・・・・・アドレスレジスタ、 ３０・・・・・比較回路、 ４０、５０・・・アドレス力うンタ、 ６０・・・・・インバータ、 ７０、８０・・・メモリ、 Ａ−Ｇ・・・ファームウェアのルーチンである。
ームウェアの流れの一例を示した図である。 図において、 １・・・・・制御装置、 ２・・・・・診断回路、 １０・・・・・プログラムカウンク、 ２０・・・・・アドレスレジスタ、 ３０・・・・・比較回路、 ４０、５０・・・アドレス力うンタ、 ６０・・・・・インバータ、 ７０、８０・・・メモリ、 Ａ−Ｇ・・・ファームウェアのルーチンである。
Claims (1)
- 【特許請求の範囲】 ファームウェアの走行アドレスをカウントするプログラ
ムカウンタと、 前記ファームウェアの任意のアドレスを格納できるアド
レス格納手段と、 前記ファームウェアの走行アドレスをデータとして記憶
する２つの記憶領域と、 これら記憶領域のうちのいずれか一方に選択的に前記フ
ァームウェアの走行アドレスを順次記憶させる記憶制御
手段と、 前記ファームウェアの走行アドレスが前記アドレス格納
手段に格納されたアドレスを通過するごとに前記ファー
ムウェアの走行アドレスを記憶する領域を前記記憶領域
のうちの一方から他方に切り換える切換手段と、 を有することを特徴とするファームウェア診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211519A JPS6270945A (ja) | 1985-09-24 | 1985-09-24 | フア−ムウエア診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211519A JPS6270945A (ja) | 1985-09-24 | 1985-09-24 | フア−ムウエア診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270945A true JPS6270945A (ja) | 1987-04-01 |
Family
ID=16607252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60211519A Pending JPS6270945A (ja) | 1985-09-24 | 1985-09-24 | フア−ムウエア診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270945A (ja) |
-
1985
- 1985-09-24 JP JP60211519A patent/JPS6270945A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6270945A (ja) | フア−ムウエア診断装置 | |
| JPS63285645A (ja) | フア−ムウエア診断装置 | |
| JPH02287735A (ja) | ファームウェア診断装置 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPH0340039A (ja) | ファームウェア診断装置 | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPH0566964A (ja) | フアームウエア診断装置 | |
| JPH0196752A (ja) | マルチプロセッサ装置 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS6184743A (ja) | 診断回路内蔵論理パツケ−ジ | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS63116244A (ja) | 自己診断方式 | |
| JPH03142503A (ja) | プログラマブルコントローラ | |
| JPH073016U (ja) | 中央処理装置のリセット回路 | |
| JPS63226745A (ja) | プロセツサシステム | |
| JPS6111877A (ja) | マルチプロセツサシステム | |
| JPH03201043A (ja) | 制御信号発生器 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JP2005210332A (ja) | タイマカウンタ装置、および、タイマカウンタ装置の動作プログラム | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH02297225A (ja) | マイクロプロセッサ | |
| JPS6212534B2 (ja) | ||
| JPH0322143A (ja) | マイクロプロセッサ装置 | |
| JPH01188955A (ja) | インサーキットエミュレータのメモリアクセス監視装置 |