JPS6271276A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6271276A JPS6271276A JP60211577A JP21157785A JPS6271276A JP S6271276 A JPS6271276 A JP S6271276A JP 60211577 A JP60211577 A JP 60211577A JP 21157785 A JP21157785 A JP 21157785A JP S6271276 A JPS6271276 A JP S6271276A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- thin film
- film transistor
- fed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、薄膜トランジスタの製造方法、特にゲート
絶縁膜の形成方法に関するものである。
絶縁膜の形成方法に関するものである。
第４図は例えば、特開昭５８−１１４４５８号公報に示
された従来の薄膜トランジスタの断面図であり、図にお
いて、（１）は基板、（２）はゲート電極、（３）はゲ
ート絶縁膜、（４）は非晶質シリコンｉ層、（５）はシ
ョットキー障壁形成用金属、（６）はソーヌ電極、（７
）はドレイン電極、（８］はパシベーション膜、（９）
はしや光膜である。
された従来の薄膜トランジスタの断面図であり、図にお
いて、（１）は基板、（２）はゲート電極、（３）はゲ
ート絶縁膜、（４）は非晶質シリコンｉ層、（５）はシ
ョットキー障壁形成用金属、（６）はソーヌ電極、（７
）はドレイン電極、（８］はパシベーション膜、（９）
はしや光膜である。
次にゲート絶縁膜（３）の形成について述べる。この場
合プラズマＣＶＤ （Ｃｈｅｎｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ ）法により８ｉ０！膜を形成し
ている。また、非晶質シリコン層（４）もプラズマＣＶ
Ｄ法により形成している。
合プラズマＣＶＤ （Ｃｈｅｎｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ ）法により８ｉ０！膜を形成し
ている。また、非晶質シリコン層（４）もプラズマＣＶ
Ｄ法により形成している。
従来の薄膜トランジスタの製造方法は以上のようであり
、ゲート絶縁膜の形成は例えばプラズマＣＶＤ法によっ
てなされ、この場合、基板を例えば２５０℃〜８００℃
という高温に加熱する必要があるため、基板や下部の材
質に制約を受け、また不純物の拡散などの問題点があっ
た。
、ゲート絶縁膜の形成は例えばプラズマＣＶＤ法によっ
てなされ、この場合、基板を例えば２５０℃〜８００℃
という高温に加熱する必要があるため、基板や下部の材
質に制約を受け、また不純物の拡散などの問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、基板あるいは下部層の材質の制約が少なく、
また基板加熱工程を省略できる薄膜トランジスタの製造
方法を得ることを目的とする。
たもので、基板あるいは下部層の材質の制約が少なく、
また基板加熱工程を省略できる薄膜トランジスタの製造
方法を得ることを目的とする。
この発明に係る薄膜トランシフタの製造方法は、 □
ゲート絶縁膜の形成において電子サイクトロン共％−ｆ
ラズマＣＶＤ法を用いるものである。
ゲート絶縁膜の形成において電子サイクトロン共％−ｆ
ラズマＣＶＤ法を用いるものである。
（作用〕
この発明における電子サイクトロン共鳴プラズマＣｖＤ
法によるゲート絶縁膜の形成は下地への損傷が少なく、
また基板を加熱せずに絶縁層を形成できるので、基板お
よび下部層の材質の制約を少なくできると共に工程を簡
略化することができる。
法によるゲート絶縁膜の形成は下地への損傷が少なく、
また基板を加熱せずに絶縁層を形成できるので、基板お
よび下部層の材質の制約を少なくできると共に工程を簡
略化することができる。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例により形成した薄膜トラン
ジスタを示し、図において、αＧは非晶質シリコンｎ層
であり、他の符号は第４図の従来例と同一のものを示す
。
ジスタを示し、図において、αＧは非晶質シリコンｎ層
であり、他の符号は第４図の従来例と同一のものを示す
。
ゲート絶縁膜（３）としては例えば８ｉ０．膜あるいは
８ｉＮ膜を電子サイクトロン共鳴すなわちＥＣＲプラズ
マＣＶＤ法により形成する。
８ｉＮ膜を電子サイクトロン共鳴すなわちＥＣＲプラズ
マＣＶＤ法により形成する。
ＥＯＲプラズマＣｖＤ法は例えば第２図に示すような構
造をもつ装置を用いる。まず、プラズマ発生用ガス導入
口側からガスをプラズマ室（ト）に導入し１マグネツト
コイ〃α◆により磁場を発生し、マイクロ波導入口（２
）よりマイクロ波を導入して靜磁界中の電子に電磁エネ
ルギーを共鳴吸収させ、プラズマを発生させる。そして
反応用ガス導入口αＱより反応ガスを反応室αηに導入
し、プラズマとの相互作用により試料台（至）上の基板
Ｑｆｅ上にゲート絶縁膜を形成する。
造をもつ装置を用いる。まず、プラズマ発生用ガス導入
口側からガスをプラズマ室（ト）に導入し１マグネツト
コイ〃α◆により磁場を発生し、マイクロ波導入口（２
）よりマイクロ波を導入して靜磁界中の電子に電磁エネ
ルギーを共鳴吸収させ、プラズマを発生させる。そして
反応用ガス導入口αＱより反応ガスを反応室αηに導入
し、プラズマとの相互作用により試料台（至）上の基板
Ｑｆｅ上にゲート絶縁膜を形成する。
上記ＥＣＲプラズマＣＶＤ法によりゲート絶縁膜を形成
することで基板加熱工程を省略できる。従って基板や下
部材料への制約も少なくなる。
することで基板加熱工程を省略できる。従って基板や下
部材料への制約も少なくなる。
なお、上記実施例ではこの発明を第１図に示すような構
造を有する薄膜トランジスタに適用した場合について説
明したが、この発明は第８図に示すような構造などどの
ような構造の薄膜トランジスタにも適用可能である。ま
た、ＴＦＴアレイにおいては層間絶縁層をも兼ねる構造
にも有効である。
造を有する薄膜トランジスタに適用した場合について説
明したが、この発明は第８図に示すような構造などどの
ような構造の薄膜トランジスタにも適用可能である。ま
た、ＴＦＴアレイにおいては層間絶縁層をも兼ねる構造
にも有効である。
また、上記実施例では非晶質シリコ７１層（４）及び非
晶質シリコンｎ ｆｄ ％はプラズマＣＶＤ法により形
成した場合について説明したが、これらをＥＯＲプラズ
マＣＶＤ法により形成してもよく、上記実施例の効果に
加え、さらに非晶質シリコン層の形成時の基板加熱工程
も簡略化できる。
晶質シリコンｎ ｆｄ ％はプラズマＣＶＤ法により形
成した場合について説明したが、これらをＥＯＲプラズ
マＣＶＤ法により形成してもよく、上記実施例の効果に
加え、さらに非晶質シリコン層の形成時の基板加熱工程
も簡略化できる。
以上のように、この発明によれば、ゲート絶縁膜をＥＯ
ＲプラズマＣＶＤ法により形成したので、成膜時の基板
加熱工程を必要とせず、基板や下部層の材質の制約が少
なくなると共に工程を簡略化できる効果がある。
ＲプラズマＣＶＤ法により形成したので、成膜時の基板
加熱工程を必要とせず、基板や下部層の材質の制約が少
なくなると共に工程を簡略化できる効果がある。
第１図はこの発明の一実施例を示す断面図、第２図はＥ
ＯＲプラズマＣＶＤ装置の一例を示す断面図、第８図は
この発明の他の実施例を示す断面図、第４図は従来の方
法により製造された薄膜トランジヌタを示す断面図であ
る。図において、（１）は基板、（２）はゲート電極、
（３）はゲート縁膜、（４）は非晶質シリコン層、（５
）はショットキー障壁形成用金属１（６）はソーヌ電極
、（７）はドレイン電極、（８１１ｄパシベーシヨン膜
、（９）はしや光膜、αＯは非晶質シリコンｎ層、（２
）はマイクロ波導入口、（至）はプラズマ発生用ガス導
入口、Ｑ４）はマグネットコイμ、（至）はプラズマ室
１（至）は反応用ガス導入口、Ｑ７）は反応室、（至）
は試料台、（至）は基板、勾は真空排気口である。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
ＯＲプラズマＣＶＤ装置の一例を示す断面図、第８図は
この発明の他の実施例を示す断面図、第４図は従来の方
法により製造された薄膜トランジヌタを示す断面図であ
る。図において、（１）は基板、（２）はゲート電極、
（３）はゲート縁膜、（４）は非晶質シリコン層、（５
）はショットキー障壁形成用金属１（６）はソーヌ電極
、（７）はドレイン電極、（８１１ｄパシベーシヨン膜
、（９）はしや光膜、αＯは非晶質シリコンｎ層、（２
）はマイクロ波導入口、（至）はプラズマ発生用ガス導
入口、Ｑ４）はマグネットコイμ、（至）はプラズマ室
１（至）は反応用ガス導入口、Ｑ７）は反応室、（至）
は試料台、（至）は基板、勾は真空排気口である。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
Claims (1)
- 非晶質シリコン薄膜を用いる薄膜トランジスタにおいて
ゲート絶縁膜を電子サイクトロン共鳴プラズマＣＶＤ法
により形成することを特徴とする薄膜トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211577A JPS6271276A (ja) | 1985-09-24 | 1985-09-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211577A JPS6271276A (ja) | 1985-09-24 | 1985-09-24 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6271276A true JPS6271276A (ja) | 1987-04-01 |
Family
ID=16608068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60211577A Pending JPS6271276A (ja) | 1985-09-24 | 1985-09-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6271276A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282578A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH0282577A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH0282579A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US5272360A (en) * | 1990-02-28 | 1993-12-21 | Hitachi, Ltd. | Thin film transistor having enhance stability in electrical characteristics |
-
1985
- 1985-09-24 JP JP60211577A patent/JPS6271276A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282578A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH0282577A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH0282579A (ja) * | 1988-09-19 | 1990-03-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US5272360A (en) * | 1990-02-28 | 1993-12-21 | Hitachi, Ltd. | Thin film transistor having enhance stability in electrical characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514603A (en) | Manufacturing method for diamond semiconductor device | |
| US20020158250A1 (en) | Semiconductor device and process for producing the same | |
| KR0167570B1 (ko) | 반도체 디바이스에 있어서의 유전체막(誘電體膜)의 형성방법 | |
| US9034774B2 (en) | Film forming method using plasma | |
| KR20090009931A (ko) | 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체장치의 제조 방법 | |
| US3663870A (en) | Semiconductor device passivated with rare earth oxide layer | |
| JPS59213137A (ja) | 半導体装置の製造方法 | |
| JPH0357613B2 (ja) | ||
| KR20140135115A (ko) | 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법 | |
| US3556966A (en) | Plasma anodizing aluminium coatings on a semiconductor | |
| JP2965935B2 (ja) | プラズマｃｖｄ方法 | |
| JP3334286B2 (ja) | ダイアモンド半導体の製造方法 | |
| WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 | |
| KR102332886B1 (ko) | 반도체 디바이스를 제조하는 방법 | |
| KR0176271B1 (ko) | 플라즈마처리 장치 및 플라즈마 처리 방법 | |
| US5851906A (en) | Impurity doping method | |
| JPS61135126A (ja) | プラズマ処理装置 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0266938A (ja) | 半導体装置の製造方法 | |
| US20250299936A1 (en) | Remote plasma ultraviolet enhanced deposition | |
| JP4086334B2 (ja) | 不純物の導入方法 | |
| JP2004511103A (ja) | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ | |
| JP2000114240A (ja) | プラズマ処理装置及びプラズマ閉じ込め方法 | |
| JPH11219852A (ja) | エレクトレット素子 | |
| JPH0748479B2 (ja) | 絶縁膜形成方法及び装置 |