JPS6273724A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS6273724A JPS6273724A JP21247685A JP21247685A JPS6273724A JP S6273724 A JPS6273724 A JP S6273724A JP 21247685 A JP21247685 A JP 21247685A JP 21247685 A JP21247685 A JP 21247685A JP S6273724 A JPS6273724 A JP S6273724A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- etching
- wafer
- film
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の製造法に係り、特に、段差部分
に被着したＳｉＯ２膜のドライエツチング法に関する。
に被着したＳｉＯ２膜のドライエツチング法に関する。
１μｍ８度の微細なパターニングを必要とするＬＳＩ製
造プロセスにおけるＳｉＯ２膜のドライエツチング工程
では、通常、反応性ガスとしてＣＦ ４１ＣＨＦδ等の
ハロゲン化炭素、装置として平行平板型愛エツチング装
置を用いた反応性イオンエツチング法が適用されている
。被エツチングＳｉウェハを載せる台に高周波電圧を印
加し、対向電極を接地するカソードカップリング方式は
、異方性が強く、また、高周波電圧印加側に堆積物が生
じにくい特長があるので微細な加工には適しており、一
般にこの方法が用いられている。これらのドライエツチ
ング法については１例えばニス エム スズ （Ｓ、Ｍ
、Ｓ ｚ ｅ）著、゛′ブイ エル ニスアイ テクノ
ロジー （ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）”（１０
８３年発行）の第８章に述べられている。
造プロセスにおけるＳｉＯ２膜のドライエツチング工程
では、通常、反応性ガスとしてＣＦ ４１ＣＨＦδ等の
ハロゲン化炭素、装置として平行平板型愛エツチング装
置を用いた反応性イオンエツチング法が適用されている
。被エツチングＳｉウェハを載せる台に高周波電圧を印
加し、対向電極を接地するカソードカップリング方式は
、異方性が強く、また、高周波電圧印加側に堆積物が生
じにくい特長があるので微細な加工には適しており、一
般にこの方法が用いられている。これらのドライエツチ
ング法については１例えばニス エム スズ （Ｓ、Ｍ
、Ｓ ｚ ｅ）著、゛′ブイ エル ニスアイ テクノ
ロジー （ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）”（１０
８３年発行）の第８章に述べられている。
第２図に示すように、ホトレジスト１．に窓あけした被
エツチング領域２，３に段差があっても、同一エツチン
グ領域内に段差がなければ、エツチングに支障はない。
エツチング領域２，３に段差があっても、同一エツチン
グ領域内に段差がなければ、エツチングに支障はない。
この図で４は被エツチング膜の５ｉＯｚ［、５はＳｉウ
ェハ、６はポリシリコン等の段差である。しかし、従来
のカソードカップリング法によると第３図に示すように
、同−被エツチング領域７内に段差がある場合は段差の
根元に堆積物８が生ずる。この堆積物は特性不良や特性
ばらつきの原因となるので、絶対に生じないようにしな
ければならない。
ェハ、６はポリシリコン等の段差である。しかし、従来
のカソードカップリング法によると第３図に示すように
、同−被エツチング領域７内に段差がある場合は段差の
根元に堆積物８が生ずる。この堆積物は特性不良や特性
ばらつきの原因となるので、絶対に生じないようにしな
ければならない。
本発明の目的は、段差部に被着したＳｉＯ２膜を。
堆積物を生じないようにドライエツチングすることがで
きる半導体装置の製造法を提供するにある７〔発明の概
要〕 ＳｉＯ２膜をカソードカップリング方式で、反応性イオ
ンエツチングする場合に、段差の根元に堆積物を生ずる
原因は１反応又はスパッタによって５ｉＯｚ表面から揮
発した成分が１段差側壁に再付着するためであることが
分った。したがって、ドライエツチングの異方性を弱め
、反応性を強めてドライエツチングの等方性を増し、段
差側壁を常にエツチングして、堆積物を除去しながらド
ライエツチングを進めていくことにより堆積物を生じな
いエツチングが可能となると考えられる。しかし、ドラ
イエツチングの異方性は、装置の構造で決まる要素が大
きく、ガス流量、圧力、高周波パワー。
きる半導体装置の製造法を提供するにある７〔発明の概
要〕 ＳｉＯ２膜をカソードカップリング方式で、反応性イオ
ンエツチングする場合に、段差の根元に堆積物を生ずる
原因は１反応又はスパッタによって５ｉＯｚ表面から揮
発した成分が１段差側壁に再付着するためであることが
分った。したがって、ドライエツチングの異方性を弱め
、反応性を強めてドライエツチングの等方性を増し、段
差側壁を常にエツチングして、堆積物を除去しながらド
ライエツチングを進めていくことにより堆積物を生じな
いエツチングが可能となると考えられる。しかし、ドラ
イエツチングの異方性は、装置の構造で決まる要素が大
きく、ガス流量、圧力、高周波パワー。
電極間隔などの条件−（・、大きく変えることはできな
い。
い。
本発明は、カップリング方式をアノードカップリング方
式として、Ｈｅを導入して、比較的高圧で均一、安定な
放電を得ることにより、段差がある場合でも堆積物のな
いＳｉＯ２膜のドライエツチングを可能にしたものであ
る。
式として、Ｈｅを導入して、比較的高圧で均一、安定な
放電を得ることにより、段差がある場合でも堆積物のな
いＳｉＯ２膜のドライエツチングを可能にしたものであ
る。
以下、本発明の具体的実施例を、ＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造のＭＯ３素子のゲ
ート、サイドウオールを形成するためのエッチバック工
程で説明する。
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造のＭＯ３素子のゲ
ート、サイドウオールを形成するためのエッチバック工
程で説明する。
第１図はエッチパック工程を説明するために工程順に素
子断面模式図を示したものである。第１図（ａ）で、−
導電型のＳｉウェハ１１にゲート酸化膜（ＳｉＯｘ膜）
１２．ゲートポリシリコン電極１３が形成され、さらに
このゲート電極１３をマスクにＳｉウェハ１１と反対の
導電型のイオン打込みをしてゲートにセルファラインさ
れた低濃度拡散層１４を有するＳｉウェハ１１上に、Ｃ
ＶＤ法でＳｉＯ２膜１５が形成されている１次に１例え
ばハロゲン化炭素、例えばＣＦ ４ 、 ＣＩ（Ｆｓ等
のエツチングガス２０ＳＣＣＭにＨｅ １０ＳＣＣＭを
加え、圧力１ 、２ Ｔｏｒｒ下で、Ｓｉウェハ１１を
接地された試料台上に載置し、対向電極に高周波電圧を
印加するアノードカップリング方式でＣＶ Ｄ 、 ５
ｉＯｚ［１５をドライエツチングすると、第１図（ｂ）
の如く、平坦部のＳｊ、Ｏｚ膜が無くなった時点では、
ゲート電極１３の側壁に５ｉＯｚｆｆｌ ｌ ６が残る
。これを通常サイドウオールと呼ぶが、本発明を用いる
と、サイドウオール側壁、あるいは根本に第３図に示し
たような堆積物が生じない。
子断面模式図を示したものである。第１図（ａ）で、−
導電型のＳｉウェハ１１にゲート酸化膜（ＳｉＯｘ膜）
１２．ゲートポリシリコン電極１３が形成され、さらに
このゲート電極１３をマスクにＳｉウェハ１１と反対の
導電型のイオン打込みをしてゲートにセルファラインさ
れた低濃度拡散層１４を有するＳｉウェハ１１上に、Ｃ
ＶＤ法でＳｉＯ２膜１５が形成されている１次に１例え
ばハロゲン化炭素、例えばＣＦ ４ 、 ＣＩ（Ｆｓ等
のエツチングガス２０ＳＣＣＭにＨｅ １０ＳＣＣＭを
加え、圧力１ 、２ Ｔｏｒｒ下で、Ｓｉウェハ１１を
接地された試料台上に載置し、対向電極に高周波電圧を
印加するアノードカップリング方式でＣＶ Ｄ 、 ５
ｉＯｚ［１５をドライエツチングすると、第１図（ｂ）
の如く、平坦部のＳｊ、Ｏｚ膜が無くなった時点では、
ゲート電極１３の側壁に５ｉＯｚｆｆｌ ｌ ６が残る
。これを通常サイドウオールと呼ぶが、本発明を用いる
と、サイドウオール側壁、あるいは根本に第３図に示し
たような堆積物が生じない。
なお、この後第１図（ｃ）の如く、サイドウオール１６
をマスクに拡散［１４と同一導電型のイオン打込みをし
てセルファラインされた高濃度拡散層１７を形成し、拡
散層１７に所定の電極相等を行うと、いわゆるＬＤＤＷ
造のＭＯ５素子が形成される。
をマスクに拡散［１４と同一導電型のイオン打込みをし
てセルファラインされた高濃度拡散層１７を形成し、拡
散層１７に所定の電極相等を行うと、いわゆるＬＤＤＷ
造のＭＯ５素子が形成される。
本発明によれば、Ｓｊ、Ｏｚ膜のドライエツチングにお
いて１等方性を増すことにより、段差部の側壁を削りな
がらエツチングが進むので、段差部の根元に堆積物の生
じないエツチングが可能となる。
いて１等方性を増すことにより、段差部の側壁を削りな
がらエツチングが進むので、段差部の根元に堆積物の生
じないエツチングが可能となる。
第１図（ａ、−）〜（ｃ）は本発明製造法の一実施例を
工程順に示すＬＤＤ構造のＭＯ５１１子の断面図、第２
図、第３図は従来の製造法によって得たＳｉウェハ上の
段差部の断面図である。 １１・・・Ｓｉウェハ、１２・・・ゲート酸化膜、１３
・・・ゲートポリシリコン膜、１４．１７・・・拡散層
、１５・・・５ｉｆｔ膜、１６・・・サイドウオール。
工程順に示すＬＤＤ構造のＭＯ５１１子の断面図、第２
図、第３図は従来の製造法によって得たＳｉウェハ上の
段差部の断面図である。 １１・・・Ｓｉウェハ、１２・・・ゲート酸化膜、１３
・・・ゲートポリシリコン膜、１４．１７・・・拡散層
、１５・・・５ｉｆｔ膜、１６・・・サイドウオール。
Claims (1)
- １、平行平板型ドライエッチング装置を用い、ハロゲン
化炭素をエッチングガスとしてＳｉウェハ上の段差を有
するＳｉＯ＿２膜をドライエッチングする半導体装置の
製造法において、Ｓｉウェハを置く試料台側を接地し、
対向電極に高周波電圧を印加し、エッチングガスにヘリ
ウムを添加することを特徴とする半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21247685A JPS6273724A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21247685A JPS6273724A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273724A true JPS6273724A (ja) | 1987-04-04 |
Family
ID=16623274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21247685A Pending JPS6273724A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056875A (ja) * | 1990-02-16 | 1993-01-14 | Applied Materials Inc | 二酸化シリコンの改良ｒｉｅエツチング方法 |
-
1985
- 1985-09-27 JP JP21247685A patent/JPS6273724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056875A (ja) * | 1990-02-16 | 1993-01-14 | Applied Materials Inc | 二酸化シリコンの改良ｒｉｅエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176003A (en) | Method for enhancing the adhesion of photoresist to polysilicon | |
| US4543320A (en) | Method of making a high performance, small area thin film transistor | |
| US4620208A (en) | High performance, small area thin film transistor | |
| US4403241A (en) | Method for etching III-V semiconductors and devices made by this method | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPS60144973A (ja) | 短路薄膜形電界効果トランジスタ | |
| JPWO2003017343A1 (ja) | ドライ現像方法 | |
| JPH0133933B2 (ja) | ||
| JP3535276B2 (ja) | エッチング方法 | |
| JPH05190508A (ja) | 薄膜のエッチング方法および積層薄膜のエッチング方法 | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| JP3227812B2 (ja) | ドライエッチング方法 | |
| JP3160389B2 (ja) | ドライエッチング方法 | |
| JPH07120649B2 (ja) | コンタクトホールの形成方法 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| JP3062291B2 (ja) | ドライエッチング方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JPH08293481A (ja) | パターン形成方法および素子形成方法 | |
| JPS5861671A (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPH06208975A (ja) | エッチング方法 | |
| JPH10116991A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09129602A (ja) | 半導体装置の製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPH06326058A (ja) | 半導体基板の処理方法 |