JPS6275705A - デイジタル制御装置 - Google Patents
デイジタル制御装置Info
- Publication number
- JPS6275705A JPS6275705A JP21490985A JP21490985A JPS6275705A JP S6275705 A JPS6275705 A JP S6275705A JP 21490985 A JP21490985 A JP 21490985A JP 21490985 A JP21490985 A JP 21490985A JP S6275705 A JPS6275705 A JP S6275705A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- signal
- series
- output signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は同一の論理演算回路を3系列有する多重化ディ
ジタル制御装置の改良技術に関する。
ジタル制御装置の改良技術に関する。
発電プラントのように大規模で高信頼性が要求されるシ
ステムでは多重化された制御装置がしはしは用いられる
。特にオン、オフ等の二値信号を取扱うディジタル制御
装置では論理演算回路を3重化し各系列の出力信号の%
論理をとって、制御対象への出力信号とする構成をとる
ことが多い。
ステムでは多重化された制御装置がしはしは用いられる
。特にオン、オフ等の二値信号を取扱うディジタル制御
装置では論理演算回路を3重化し各系列の出力信号の%
論理をとって、制御対象への出力信号とする構成をとる
ことが多い。
このような装置では、実際の機器と組合せる前には慎重
に論理演算回路の動作を確認しなければならず、このた
めには実システムの特性を似せた模擬装置を用意し、こ
れを使って予め動作確認を行なっておく方法がおる。特
にプロセス規模が大きく制御装置で行なら論理演算が複
雑になる程、このようなシミュレーション試験の必要性
が高くなる。
に論理演算回路の動作を確認しなければならず、このた
めには実システムの特性を似せた模擬装置を用意し、こ
れを使って予め動作確認を行なっておく方法がおる。特
にプロセス規模が大きく制御装置で行なら論理演算が複
雑になる程、このようなシミュレーション試験の必要性
が高くなる。
第゛3図は、かかる多重化ディジタル制御装置における
シミニレ−ジョン試験の一般的な構成例を示すものでら
る。第3図で論理演算回路1a、lb。
シミニレ−ジョン試験の一般的な構成例を示すものでら
る。第3図で論理演算回路1a、lb。
1c はそれぞれ全く同一の論理演算を行なうもので
ろフ3重化されている。各論理演算回路の出力信号11
a、llb、llcは2/3論理回路2に入力され、そ
の結果、三入力信号の多数決によって定まる出力信号2
1を得る。制御装置の最終的な出力信号21は制御対象
となるべき実際のプロセスの動作を模擬装置3に入力さ
れこれに応じてプロセス模擬装置の出力が定まシ、これ
はまた論理演算回路1a、lb。
ろフ3重化されている。各論理演算回路の出力信号11
a、llb、llcは2/3論理回路2に入力され、そ
の結果、三入力信号の多数決によって定まる出力信号2
1を得る。制御装置の最終的な出力信号21は制御対象
となるべき実際のプロセスの動作を模擬装置3に入力さ
れこれに応じてプロセス模擬装置の出力が定まシ、これ
はまた論理演算回路1a、lb。
1c へのフィードバック信号31となシ全体として
閉ループ系を構成することとなる。
閉ループ系を構成することとなる。
ところでこのような試験を実施して論理演算回路の動作
を確認する場合、論理演算回路は3系列とも全く同じ論
理演算を行なうものであるから、そのうちのいずれか1
系列について動作確認ができれば充分でらる。しかし第
3図に示す構成では各系列の出力信号は2/3論理回路
2を経由してプロセス模擬装置と接続されるため最終的
な出力信号は%論理によって自動的に決定され、特定の
いずれか1系列の出力信号を直接プロセス模擬装置に入
力することができない。そこで、いずれか1系列を試験
中には、七の系列の出力信号が2/3論理回路の出力信
号となるようにできれば、他の2系列の出力信号の値に
妨害されることなく、その系列単独での機能確認が可能
となるので、3系列同時に試験が容易となる。
を確認する場合、論理演算回路は3系列とも全く同じ論
理演算を行なうものであるから、そのうちのいずれか1
系列について動作確認ができれば充分でらる。しかし第
3図に示す構成では各系列の出力信号は2/3論理回路
2を経由してプロセス模擬装置と接続されるため最終的
な出力信号は%論理によって自動的に決定され、特定の
いずれか1系列の出力信号を直接プロセス模擬装置に入
力することができない。そこで、いずれか1系列を試験
中には、七の系列の出力信号が2/3論理回路の出力信
号となるようにできれば、他の2系列の出力信号の値に
妨害されることなく、その系列単独での機能確認が可能
となるので、3系列同時に試験が容易となる。
たとえば、論理演算回路をコンピュータのソフトウェア
等で実現した場合、−f:ネぞれのコンピュータでの演
算実行同期に同期がとられていない限シ、各系列の出力
信号には時間的なずれが生じており、これが3系列同時
の試験を一層繁舵なものとする。通常多重化された各系
列については相互の独立性を保つため、上記のような同
期はとらないのが普通である。
等で実現した場合、−f:ネぞれのコンピュータでの演
算実行同期に同期がとられていない限シ、各系列の出力
信号には時間的なずれが生じており、これが3系列同時
の試験を一層繁舵なものとする。通常多重化された各系
列については相互の独立性を保つため、上記のような同
期はとらないのが普通である。
またl系列のみを活かすために他の2系列の論理演算回
路の電源等をオフにすれば、その2系列の論理出力はと
もにオフまたはオンとなるので、2/3論理回路の出力
は常にオフまたはオンとなり、所定の目的が達成できな
い。
路の電源等をオフにすれば、その2系列の論理出力はと
もにオフまたはオンとなるので、2/3論理回路の出力
は常にオフまたはオンとなり、所定の目的が達成できな
い。
また単純に考えれば、論理演算回路単独でプラント模擬
装置と組合せて試験ができれば、上記の様な問題はない
が、論理演算回路と2/3論理回路とが組み立てられ製
品として完成してから試験工程に入る場合が多い。この
ような場合に論理演算回路単独で試験をするには一度行
なわれた配線を外し、その後再配線をしなければならな
い。さらに論理演算回路の出力信号は制御装置の内部イ
ご号として外部と直接インターフェイスできない場合も
らる。
装置と組合せて試験ができれば、上記の様な問題はない
が、論理演算回路と2/3論理回路とが組み立てられ製
品として完成してから試験工程に入る場合が多い。この
ような場合に論理演算回路単独で試験をするには一度行
なわれた配線を外し、その後再配線をしなければならな
い。さらに論理演算回路の出力信号は制御装置の内部イ
ご号として外部と直接インターフェイスできない場合も
らる。
本発明は3重化した論理演算回路と2/3論理回路とか
らなるディジタル制御装置で、その動作確認を行なう場
合、試験対象となる任意の1系列の論理演算回路の出力
信号を人為的に2/3論理回路の出力信号とし、各系列
単独での動作確認試験を可能とするディジタル制御装置
を提供することを目的とする。
らなるディジタル制御装置で、その動作確認を行なう場
合、試験対象となる任意の1系列の論理演算回路の出力
信号を人為的に2/3論理回路の出力信号とし、各系列
単独での動作確認試験を可能とするディジタル制御装置
を提供することを目的とする。
本発明は3系列るる論理演算回路の出力信号を2/3論
理回路に入力する際、通常時すなわち試験を実施しない
場合にはそのまま入力し、またいずれか1系列の試験を
実施する場合には、残りの2系列のうち1系列の出力を
オン、もう1系列の出力をオフとして入力し2/3論理
回路にて試験対象回路の出力信号が選択される様に構成
し所定の目的を達成するものである。
理回路に入力する際、通常時すなわち試験を実施しない
場合にはそのまま入力し、またいずれか1系列の試験を
実施する場合には、残りの2系列のうち1系列の出力を
オン、もう1系列の出力をオフとして入力し2/3論理
回路にて試験対象回路の出力信号が選択される様に構成
し所定の目的を達成するものである。
以下、本発明の一実施例を第1図を参照して説明する。
第1図において第3図との相違点は、試験信号発生回路
5と選択論理回路4を設けたことである。試験信号発生
回路5は3系列らる論理演算回路のうち試験対象とする
べきいずれか任意の1系列を選択するもので、いずれを
選択するかの決定は人為的に行なう。試験信号発生回路
5の出力信号51a、、51b、51cは、それぞれ論
理演算回路11a、llb、llcが試験対象となって
いる時オンする。
5と選択論理回路4を設けたことである。試験信号発生
回路5は3系列らる論理演算回路のうち試験対象とする
べきいずれか任意の1系列を選択するもので、いずれを
選択するかの決定は人為的に行なう。試験信号発生回路
5の出力信号51a、、51b、51cは、それぞれ論
理演算回路11a、llb、llcが試験対象となって
いる時オンする。
通常時たとえば実際のプロセスと組合せて使用する時に
は信号51a、51b、51cはオフである。
は信号51a、51b、51cはオフである。
選択論理回路は論理演算回路の各出力信号11a。
11b、llcを値に応じて論理演算を行ない2/3論
理回路2へ伝達するものでらる。
理回路2へ伝達するものでらる。
bま信号51a、51b 、51cがすべてオフとすれ
ば、選択論理回路の出力信号41a、41b、41Cの
値はそれぞれ信号11a、llb、1lcO値に一致す
る。また例えば信号51rをオン、51b、51cをそ
れぞれオフとすれば、すなわち論理演算回路1aの試験
を実施している場合には、信号41aの値は信号11a
の値に等しく、また信号41bの値は信号11bの値に
かかわらずオンとなplさらに信号41cの値は信号1
1Cの値にかかわらず、オフとなる。したがって2/3
論理回路の出力信号41a1すなわち論理演算回路1a
の出力信号11aの値と等しくなる。論理演算回路11
b、 llcを試験対象とする場合も全く同様でろる。
ば、選択論理回路の出力信号41a、41b、41Cの
値はそれぞれ信号11a、llb、1lcO値に一致す
る。また例えば信号51rをオン、51b、51cをそ
れぞれオフとすれば、すなわち論理演算回路1aの試験
を実施している場合には、信号41aの値は信号11a
の値に等しく、また信号41bの値は信号11bの値に
かかわらずオンとなplさらに信号41cの値は信号1
1Cの値にかかわらず、オフとなる。したがって2/3
論理回路の出力信号41a1すなわち論理演算回路1a
の出力信号11aの値と等しくなる。論理演算回路11
b、 llcを試験対象とする場合も全く同様でろる。
以上のように通常時は、3重化された各系列の出力の%
論理出力が得られ、またいずれか1系列の機能確認を実
施する場合にはその系列の論理出力がそれぞれ制御装置
としての最終出力として与えられる。これによって、任
意のいずれか1系列の動作確認は、その系列単独で試験
用の模擬装置と接続されることになるので、他の2系列
の出力信号に攪乱されることなく容易に試験が可能とな
る。実際のプロセスと組合せて使用する場合には選択論
理回路は各系列の出力信号に何ら影響を与えず、また選
択論理回路の構成要素も論理演算回路に比べて極めて単
純でろるので、3重化による高信頼性稼動状態を維持で
きる。
論理出力が得られ、またいずれか1系列の機能確認を実
施する場合にはその系列の論理出力がそれぞれ制御装置
としての最終出力として与えられる。これによって、任
意のいずれか1系列の動作確認は、その系列単独で試験
用の模擬装置と接続されることになるので、他の2系列
の出力信号に攪乱されることなく容易に試験が可能とな
る。実際のプロセスと組合せて使用する場合には選択論
理回路は各系列の出力信号に何ら影響を与えず、また選
択論理回路の構成要素も論理演算回路に比べて極めて単
純でろるので、3重化による高信頼性稼動状態を維持で
きる。
第1図に示す選択論理回路4はOR論理とA N D論
理の順序を入れ替えて第2図の様に構成しても全く同じ
機能が得られる。ところで本発明による選択論理回路は
多重化した論理演算回路の試験を容易にする目的で設け
られているが、実際のプロセスと組合せて使用している
場合でも2系列が同時故障となって運転継続できなくな
った場合にも活用できる。すなわち残りの正常な1系列
を試験信号発生回路5で指定することにょシ、その系列
だけでの仮運転が実施でき、その間に故障の復旧を待つ
ことができる。
理の順序を入れ替えて第2図の様に構成しても全く同じ
機能が得られる。ところで本発明による選択論理回路は
多重化した論理演算回路の試験を容易にする目的で設け
られているが、実際のプロセスと組合せて使用している
場合でも2系列が同時故障となって運転継続できなくな
った場合にも活用できる。すなわち残りの正常な1系列
を試験信号発生回路5で指定することにょシ、その系列
だけでの仮運転が実施でき、その間に故障の復旧を待つ
ことができる。
以上のように本発明によれば3重化ディジタル制御装置
において人為的にいずれか任意の1系列のみを活かすこ
とができるため複雑な論理演算を行なう回路のシミュレ
ーション試験の省力化に効果が大きい。またそれを実現
する選択論理回路の構成も単純でろり、3重化による高
信頼性を損う第1図は本発明によるディジタル制御装置
の一実施例を示すブロック構成図、第2図は選択論理回
路の他の一例を示すブロック構成図、第3図は一般的な
3重化ディジタル制御装置のシミュレーション試験構成
図である。
において人為的にいずれか任意の1系列のみを活かすこ
とができるため複雑な論理演算を行なう回路のシミュレ
ーション試験の省力化に効果が大きい。またそれを実現
する選択論理回路の構成も単純でろり、3重化による高
信頼性を損う第1図は本発明によるディジタル制御装置
の一実施例を示すブロック構成図、第2図は選択論理回
路の他の一例を示すブロック構成図、第3図は一般的な
3重化ディジタル制御装置のシミュレーション試験構成
図である。
la、lb、lc・・・論理演算回路、2・・・2/3
論理回路、3・・・プロセス模擬装置、4・・・選択論
理回路、5・・・試験信号発生回路、lla、11b、
11c・・・論理演算回路出力信号、51a、51b、
51c・・・論理演算回路の試験信号、21・・・%論
理出力信号、41a 、41b、41c・・・選択論理
回路の出力信号。
論理回路、3・・・プロセス模擬装置、4・・・選択論
理回路、5・・・試験信号発生回路、lla、11b、
11c・・・論理演算回路出力信号、51a、51b、
51c・・・論理演算回路の試験信号、21・・・%論
理出力信号、41a 、41b、41c・・・選択論理
回路の出力信号。
代理人 弁理士 則 近 憲 佑
同 三俣弘文
第2ffl
Claims (1)
- 同一の演算機能を有し、同一の入力信号を受けて動作す
る3系列の論理演算回路と、3つの論理信号を入力して
、その多数決論理で出力信号を決定する2/3論理回路
とからなるディジタル制御装置において、通常時は各系
列の論理演算回路の出力をそのまま2/3論理回路に伝
達し、また3系列の論理演算回路のうち、いずれか1系
列を指定した場合には、指定された系列の出力信号は変
化させず、残りの2系列のうち片系の出力信号は強制的
にオンとし、もう片系の出力信号は強制的にオフとして
2/3論理回路に伝達する選択論理回路を具備して指定
された系列の論理出力信号が2/3論理回路の出力信号
となる様に構成したことを特徴とするディジタル制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21490985A JPS6275705A (ja) | 1985-09-30 | 1985-09-30 | デイジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21490985A JPS6275705A (ja) | 1985-09-30 | 1985-09-30 | デイジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6275705A true JPS6275705A (ja) | 1987-04-07 |
Family
ID=16663575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21490985A Pending JPS6275705A (ja) | 1985-09-30 | 1985-09-30 | デイジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6275705A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0911138A (ja) * | 1995-06-29 | 1997-01-14 | Maeda Kinzoku Kogyo Kk | ボルト・ナット締付機 |
| US8799707B2 (en) | 2011-06-28 | 2014-08-05 | Mitsubishi Heavy Industries, Ltd. | Redundant system |
-
1985
- 1985-09-30 JP JP21490985A patent/JPS6275705A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0911138A (ja) * | 1995-06-29 | 1997-01-14 | Maeda Kinzoku Kogyo Kk | ボルト・ナット締付機 |
| US8799707B2 (en) | 2011-06-28 | 2014-08-05 | Mitsubishi Heavy Industries, Ltd. | Redundant system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02138642A (ja) | デュアル・コンピュータ相互点検システム | |
| CN107480016B (zh) | 一种传输设备接口电路自检方法及其电路自检系统 | |
| JPS6275705A (ja) | デイジタル制御装置 | |
| Henry et al. | Computerized fault tree construction for a train braking system | |
| JPH0666605A (ja) | 相互接続試験系列生成方式 | |
| JPH0666603A (ja) | 相互接続試験方式 | |
| JP2014112275A (ja) | ロジック図面及び試験テーブル作成装置 | |
| JP2004029910A (ja) | 制御システム | |
| JP2859899B2 (ja) | 多重化制御装置 | |
| KR920003884B1 (ko) | Tmr 논리 회로 | |
| JPS6426175A (en) | Test data preparing system for logic integrated circuit | |
| CN108427396A (zh) | 一种基于hil在ecu-test中配置canalyzer的方法 | |
| JPH0666604A (ja) | 相互接続試験系列生成方式 | |
| KR20160122016A (ko) | 동적 안정도 평가 장치 및 방법 | |
| SU717777A1 (ru) | Модель узла графа | |
| JPH1094173A (ja) | 電力系統監視制御装置及び電力系統監視制御訓練装置 | |
| JP2837455B2 (ja) | 分散型制御装置とそのプログラムテスト方法 | |
| JP2704656B2 (ja) | デジタルコントローラシステム | |
| JPS60148138A (ja) | テスト機能を有する集積回路 | |
| JP2003280701A (ja) | 3重化構成制御装置 | |
| JPS5991507A (ja) | プロセス制御システム | |
| JP2716783B2 (ja) | 監視制御装置 | |
| JPH0822400A (ja) | マイクロコンピュータのテスト容易化回路 | |
| JPS6395579A (ja) | デジタル回路の論理シミユレ−シヨン方式 | |
| JPH11212815A (ja) | 集積回路装置 |