JPS6277765A - 復号化装置 - Google Patents
復号化装置Info
- Publication number
- JPS6277765A JPS6277765A JP21834585A JP21834585A JPS6277765A JP S6277765 A JPS6277765 A JP S6277765A JP 21834585 A JP21834585 A JP 21834585A JP 21834585 A JP21834585 A JP 21834585A JP S6277765 A JPS6277765 A JP S6277765A
- Authority
- JP
- Japan
- Prior art keywords
- change point
- data
- circuit
- output
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はファクシミリ画情報の圧縮を行うモディファイ
ドリード（ＭＲ）符号化方式における復号化装置に関す
る。
ドリード（ＭＲ）符号化方式における復号化装置に関す
る。
［発明の技術的背景］
ファクシミリ画情報の伝送帯域を圧縮するための２次元
符号化方式としてＭＲ符号化方式がＣＣＩＴＴ勧告Ｔ４
で規定されている。
符号化方式としてＭＲ符号化方式がＣＣＩＴＴ勧告Ｔ４
で規定されている。
このＭＲ符号化方式では第２図に示されるように符号化
ラインにおける起点画素をａＯ１符号化ライン上で起点
画素ａＯより右の最初の変化画素をａｌ、符号化ライン
上でａｌより右の最初の変化画素をａ２、参照ライン上
でａＯより右でａＯと反対の色の最初の変化画素をｂｌ
、参照ライン上でｂｌより右の最初の変化画素をｂ２と
定義し、参照ラインと符号化ラインの変化画素にもとづ
き符号化ラインの符号化を行うものである。
ラインにおける起点画素をａＯ１符号化ライン上で起点
画素ａＯより右の最初の変化画素をａｌ、符号化ライン
上でａｌより右の最初の変化画素をａ２、参照ライン上
でａＯより右でａＯと反対の色の最初の変化画素をｂｌ
、参照ライン上でｂｌより右の最初の変化画素をｂ２と
定義し、参照ラインと符号化ラインの変化画素にもとづ
き符号化ラインの符号化を行うものである。
そしてこのように符号化されたデータをもとの画素デー
タに変換する復号化回路として第３図に示すようなもの
がある。
タに変換する復号化回路として第３図に示すようなもの
がある。
同図に示されるようにこの復号化回路は復号化シーケン
サ１、コントローラ３、参照ライン用のメモリ５、符号
化画素作成用のメモリ７、ラッチ回路９、及び排他的論
理和ゲート（ＥＸオアゲート）１１からなる。
サ１、コントローラ３、参照ライン用のメモリ５、符号
化画素作成用のメモリ７、ラッチ回路９、及び排他的論
理和ゲート（ＥＸオアゲート）１１からなる。
復号化シーケンサ１には符号データＣＤが入力され、垂
直モード表示信号ＶＬ３ 、ＶＬ２ 、ＶＬｌ 、ＶＯ
、ＶＲＩ 、ＶＨ２、ＶＨ２及び水平モード表示信号Ｈ
１パスモード表示信号Ｐ１及びランレングスコードＣＤ
Ｌをコントローラ３に出力する。
直モード表示信号ＶＬ３ 、ＶＬ２ 、ＶＬｌ 、ＶＯ
、ＶＲＩ 、ＶＨ２、ＶＨ２及び水平モード表示信号Ｈ
１パスモード表示信号Ｐ１及びランレングスコードＣＤ
Ｌをコントローラ３に出力する。
コントローラ３はメモリ５及びメモリ７にアドレスＡＤ
Ｄを出力すると共にメモリ７に白・黒を示す色信号ＷＢ
を供給する。メモリ５はコントローラ３から出力される
アドレスＡＤＤによって記憶している画素データＲＤを
順次ラッチ回路９及びＥＸオアゲート１１に出力する。
Ｄを出力すると共にメモリ７に白・黒を示す色信号ＷＢ
を供給する。メモリ５はコントローラ３から出力される
アドレスＡＤＤによって記憶している画素データＲＤを
順次ラッチ回路９及びＥＸオアゲート１１に出力する。
ＥＸオアゲート１１ではメモリ５から出力される画素デ
ータＲＤとラッチ回路９に記憶されている１画素前の画
素データＲＤとの排他的論理和をとることにより、参照
ラインの変化点データＲＤＩを生成し、これをコントロ
ーラ３に供給する。コントローラ３ではＥＸオアゲート
１１から送られる変化点データＲＤ１があると、入力さ
れるモード表示信号に応じて色信号ＷＢを切換えてメモ
リ７に供給する。メモリ７はこの色信号ＷＢをコントロ
ーラ３から加えられるアドレスＡＤＤにもとづき記憶し
３ 一 画素データを復号生成する。
ータＲＤとラッチ回路９に記憶されている１画素前の画
素データＲＤとの排他的論理和をとることにより、参照
ラインの変化点データＲＤＩを生成し、これをコントロ
ーラ３に供給する。コントローラ３ではＥＸオアゲート
１１から送られる変化点データＲＤ１があると、入力さ
れるモード表示信号に応じて色信号ＷＢを切換えてメモ
リ７に供給する。メモリ７はこの色信号ＷＢをコントロ
ーラ３から加えられるアドレスＡＤＤにもとづき記憶し
３ 一 画素データを復号生成する。
例えばコントローラ３に垂直モード表示信号■Ｏの入力
がある状態で、ＥＸオアゲート１１から変化点データＲ
Ｄ１が送られ、この変化点データＲＤ１が符号化ライン
の起点画素の色と反対の色であると、すなわちこの変化
点データＲＤ１がｂｌであるとすると、この瞬間にコン
トローラ３は色信号ＷＢを切替える。而して符号化ライ
ン用のメモリ７上で変化点ａ１が変化点ｂ１の直下に作
成されることとなる。
がある状態で、ＥＸオアゲート１１から変化点データＲ
Ｄ１が送られ、この変化点データＲＤ１が符号化ライン
の起点画素の色と反対の色であると、すなわちこの変化
点データＲＤ１がｂｌであるとすると、この瞬間にコン
トローラ３は色信号ＷＢを切替える。而して符号化ライ
ン用のメモリ７上で変化点ａ１が変化点ｂ１の直下に作
成されることとなる。
またコントローラ３に垂直モード表示信＠ＶＲ１の入力
がある状態で、ＥＸオアゲート１１から変化点ｂ１に対
応する変化点データＲＤ１が送られてくるとコントロー
ラ３はアドレスＡＤＤを１画素分進めてから色信号ＷＢ
を切替える。而して符号化ライン用のメモリ７上で変化
点ａ１がｂｌの右隣に作成される。コントローラ３にＶ
Ｈ２及びＶＨ２の入力のある状態ではコントローラ３は
アドレスＡＤＤを２画素分及び３画素分進めて同様の動
作を行う。
がある状態で、ＥＸオアゲート１１から変化点ｂ１に対
応する変化点データＲＤ１が送られてくるとコントロー
ラ３はアドレスＡＤＤを１画素分進めてから色信号ＷＢ
を切替える。而して符号化ライン用のメモリ７上で変化
点ａ１がｂｌの右隣に作成される。コントローラ３にＶ
Ｈ２及びＶＨ２の入力のある状態ではコントローラ３は
アドレスＡＤＤを２画素分及び３画素分進めて同様の動
作を行う。
更にコントローラ３に垂直モード表示信号ＶＬ１の入力
がある状態で、ＥＸオアゲート１１から変化点ｂ１に対
応する変化点データＲＤＩが送られてくるとコントロー
ラ３はアドレスＡＤＤを１画素分戻してから色信号ＷＢ
を切替える。而して符号化ライン用のメモリ７上で変化
点ａ１がｂｌの左隣に作成されることとなる（第２図）
。コントローラ３にＶＬ２及びＶＬ３の入力がある状態
ではコントローラ３はアドレスＡＤＤを２画素分及び３
画素分戻して同様の動作を行う。。
がある状態で、ＥＸオアゲート１１から変化点ｂ１に対
応する変化点データＲＤＩが送られてくるとコントロー
ラ３はアドレスＡＤＤを１画素分戻してから色信号ＷＢ
を切替える。而して符号化ライン用のメモリ７上で変化
点ａ１がｂｌの左隣に作成されることとなる（第２図）
。コントローラ３にＶＬ２及びＶＬ３の入力がある状態
ではコントローラ３はアドレスＡＤＤを２画素分及び３
画素分戻して同様の動作を行う。。
［背景技術の問題点］
このように従来の復号化回路では垂直モードＶＬＩ〜Ｖ
Ｌ３に関する符号化ラインの変化画素は参照ラインの変
化点ｂ１をメモリのアドレスを１〜３画素戻して色切替
を行うことによって作成していた。
Ｌ３に関する符号化ラインの変化画素は参照ラインの変
化点ｂ１をメモリのアドレスを１〜３画素戻して色切替
を行うことによって作成していた。
しかしながらメモリのアドレスを戻すためには回路が複
雑になると共に画素データの生成処理時間が長くなると
いう問題点があった。
雑になると共に画素データの生成処理時間が長くなると
いう問題点があった。
［発明の目的］
本発明の目的は前記問題点を解決すべく簡単な回路構成
で迅速に画素データを生成することができる復号化装置
を提供することにある。
で迅速に画素データを生成することができる復号化装置
を提供することにある。
［発明の概要］
前記目的を達成する為に本発明は、ＭＲ符号化方式に基
づいて符号化データを復号化する復号化装置において、
符号化データに基づいて所定のモード表示信号を出力す
る復号化シーケンサと、前記復号化シーケンサから出力
される垂直モード表示信号のうち符号化ラインの変化点
が参照ラインの変化点の直下及び左側３画素以内にある
ことを夫々示す４つの垂直モード表示信号を記憶するラ
ッチ回路と、参照ラインの変化点をＮビットづつ検出す
る変化点検出回路と、前記変化点検出回路の出力を記憶
し、これを順次シフトするＮ＋３ビット以上のシフトレ
ジスタと、前記シフトレジスタのシフト方向終端から４
ビット分の変化点データにもとづく参照ラインの変化点
データの色が符号化ラインの基準変化点の色と異なると
きは該変化点データを出力する判別回路と、前記判別回
路から出力される変化点データを前記ラッチ回路の出力
によりそれぞれ選択する選択回路と、前記選択回路の出
力により色信号を切換える色信号切換回路と、を具備す
ることを特徴とする。
づいて符号化データを復号化する復号化装置において、
符号化データに基づいて所定のモード表示信号を出力す
る復号化シーケンサと、前記復号化シーケンサから出力
される垂直モード表示信号のうち符号化ラインの変化点
が参照ラインの変化点の直下及び左側３画素以内にある
ことを夫々示す４つの垂直モード表示信号を記憶するラ
ッチ回路と、参照ラインの変化点をＮビットづつ検出す
る変化点検出回路と、前記変化点検出回路の出力を記憶
し、これを順次シフトするＮ＋３ビット以上のシフトレ
ジスタと、前記シフトレジスタのシフト方向終端から４
ビット分の変化点データにもとづく参照ラインの変化点
データの色が符号化ラインの基準変化点の色と異なると
きは該変化点データを出力する判別回路と、前記判別回
路から出力される変化点データを前記ラッチ回路の出力
によりそれぞれ選択する選択回路と、前記選択回路の出
力により色信号を切換える色信号切換回路と、を具備す
ることを特徴とする。
［発明の実施例］
以下本発明の１実施例を第１図に詳細に説明する。
同図に示されるように復号シーケンサ１は符号データＣ
Ｄが入力され、この符号データＣＤに基づいて垂直モー
ド表示信号ＶＯ、ＶＬＩ 、ＶＬ２ 。
Ｄが入力され、この符号データＣＤに基づいて垂直モー
ド表示信号ＶＯ、ＶＬＩ 、ＶＬ２ 。
ＶＬ３をラッチ回路１１に出力すると共に、垂直モード
表示信号■Ｒ１，■Ｒ２，ｖＲ３、パスモード表示信号
Ｐ、水平モード表示信号Ｈ１及びランレングスコードＣ
ＤＬをコントローラ１３に出力する。ラッチ回路１１は
入力される・垂直モード表示信号ＶＯ、ＶＬｌ 、ＶＬ
２ 、ＶＬ３をクロック信号ＣＫのタイミングでラッチ
してセレクトゲート回路１５に出力する。
表示信号■Ｒ１，■Ｒ２，ｖＲ３、パスモード表示信号
Ｐ、水平モード表示信号Ｈ１及びランレングスコードＣ
ＤＬをコントローラ１３に出力する。ラッチ回路１１は
入力される・垂直モード表示信号ＶＯ、ＶＬｌ 、ＶＬ
２ 、ＶＬ３をクロック信号ＣＫのタイミングでラッチ
してセレクトゲート回路１５に出力する。
コントローラ１３はスタート信号ＳＴが与えられると動
作を開始し、変化点データＲＤＩ （ｉ ＞、垂直モ
ート表示信号ＶＲ１、ＶＲ２、ＶＲ３、パスモード表示
信号Ｐ、水平モード表示信号Ｈ１ランレングスコードＣ
ＤＬに基づきセレクタ回路切換信号ＣＨ及び色切替パル
スＣＩをクロック信号ＧＫのタイミングでセレクタ回路
１７に出力する。
作を開始し、変化点データＲＤＩ （ｉ ＞、垂直モ
ート表示信号ＶＲ１、ＶＲ２、ＶＲ３、パスモード表示
信号Ｐ、水平モード表示信号Ｈ１ランレングスコードＣ
ＤＬに基づきセレクタ回路切換信号ＣＨ及び色切替パル
スＣＩをクロック信号ＧＫのタイミングでセレクタ回路
１７に出力する。
排他的論理和ゲート１９には参照ラインにおけるＮ画素
（例えば１０２４画素）の画素データＲＤｉ（ｉ＝１〜
８）が８画素単位に分割されて入力されると共に、この
８画素の画素データの１画素前（主走査方向における１
画素左の画素）の画素データＲＤＯが入力され、画素デ
ータＲＤＯとその右側の画素データＲＤ１、画素データ
ＲＤ１とその右側の画素データＲＤ２．・・・、画素デ
ータＲＤ７とそのも側の画素データＲＤ８との各排他的
論理和が求められ変化点に相当する画素のみが“１″と
なる変化点データＲＤＩが出力される。
（例えば１０２４画素）の画素データＲＤｉ（ｉ＝１〜
８）が８画素単位に分割されて入力されると共に、この
８画素の画素データの１画素前（主走査方向における１
画素左の画素）の画素データＲＤＯが入力され、画素デ
ータＲＤＯとその右側の画素データＲＤ１、画素データ
ＲＤ１とその右側の画素データＲＤ２．・・・、画素デ
ータＲＤ７とそのも側の画素データＲＤ８との各排他的
論理和が求められ変化点に相当する画素のみが“１″と
なる変化点データＲＤＩが出力される。
この８ビツトの変化点データＲＤＩは記憶場所ＳＴ１〜
５Ｔ１２を有する１２ビツトのシフトレジスタ２１の記
憶場所ＳＴＩ〜ＳＴ８にロード信号ＬＤの発生タイミン
グで並列にロードされる。シフトレジスタ２１はクロッ
ク信号ＣＫが入力される毎にデータを１ビツトシフトし
、例えば記憶場所ＳＴ８に記憶されていた変化点データ
ＲＤＩはクロック信号ＧＫが４回入力されると記憶場所
５Ｔ１２に記憶される。シフトレジスタ２１の記憶場所
ＳＴ９〜５Ｔ１２の出力は判別回路２３に入力される。
５Ｔ１２を有する１２ビツトのシフトレジスタ２１の記
憶場所ＳＴＩ〜ＳＴ８にロード信号ＬＤの発生タイミン
グで並列にロードされる。シフトレジスタ２１はクロッ
ク信号ＣＫが入力される毎にデータを１ビツトシフトし
、例えば記憶場所ＳＴ８に記憶されていた変化点データ
ＲＤＩはクロック信号ＧＫが４回入力されると記憶場所
５Ｔ１２に記憶される。シフトレジスタ２１の記憶場所
ＳＴ９〜５Ｔ１２の出力は判別回路２３に入力される。
判別回路２３は後述する。色信号ＷＢとシフトレジスタ
２１の記憶場所ＳＴ９〜５Ｔ１２の各信号とをそれぞれ
比較し、それぞれ色が異なるときには変化点データＲＤ
１ （ｉ ＞、 ＲＤＩ （ｉ＋１）、 ＲＤｌ
（ｉ ＋２＞、 ＲＤＩ （ｉ ＋３）を変化画素
ｂ１として出力する。もし３１ｍ（ｍ＝９〜１２）が変
化点で、その色がその時点での色信号ＷＢと同じであれ
ば、判別回路２３はＳＴｍに当たる変化点、データＲＤ
Ｉを出力しない。
２１の記憶場所ＳＴ９〜５Ｔ１２の各信号とをそれぞれ
比較し、それぞれ色が異なるときには変化点データＲＤ
１ （ｉ ＞、 ＲＤＩ （ｉ＋１）、 ＲＤｌ
（ｉ ＋２＞、 ＲＤＩ （ｉ ＋３）を変化画素
ｂ１として出力する。もし３１ｍ（ｍ＝９〜１２）が変
化点で、その色がその時点での色信号ＷＢと同じであれ
ば、判別回路２３はＳＴｍに当たる変化点、データＲＤ
Ｉを出力しない。
判別回路２３から出力される変化点データＲＤ１ （
ｉ ＞、 ＲＤＩ （ｉ ＋１）、 ＲＤｌ （ｉ
＋２＞。
ｉ ＞、 ＲＤＩ （ｉ ＋１）、 ＲＤｌ （ｉ
＋２＞。
ＲＤｌ （ｉ ＋３＞およびラッチ回路１１の出力信
号はセレクトゲート回路１５に入力される。セレクトゲ
ート回路１５は４つのアンドゲート２５゜２７．２９．
３１とオアゲート３３によって構成され、ラッチ回路１
１の出力信号と判別回路２３の出力信号のうち対応する
ものがどちらも“１″になったときにだけオアグ］ト３
３から色切替パルスＣ２をセレクタ回路１７に出力する
。
号はセレクトゲート回路１５に入力される。セレクトゲ
ート回路１５は４つのアンドゲート２５゜２７．２９．
３１とオアゲート３３によって構成され、ラッチ回路１
１の出力信号と判別回路２３の出力信号のうち対応する
ものがどちらも“１″になったときにだけオアグ］ト３
３から色切替パルスＣ２をセレクタ回路１７に出力する
。
セレクタ回路１７は２つのアンドゲート３５゜３７、オ
アゲート３９及びインバータ４１からなり、セレクタゲ
ート回路１５から出力される色切替パルスＣ２はアンド
ゲート３５に入力され、コントローラ１３から出力され
る色切替パルスＣ１はアンドゲート３７に入力され、コ
ントローラ１３から送られるセレクタ回路切換信号Ｃ）
−１はアンドゲート３５の他端に入力され、又このセレ
クタ回路切換信号ＣＨはインバータ４１を介してアンド
ゲート３７の他端に入力される。２つのアンドゲート３
５，３７の出力はオアゲート３９を介してＤ型フリップ
フロップ４１のクロック入力端子ＯＬに入力される。こ
のセレクタ回路１７では水平モード、パスモード、垂直
モードのうちＶＲ１〜３等の場合にはコントローラ１３
からのセレクタ回路切換信ＪＭＣＨが“０″となりアン
ドゲート３５が閉じ、アンドゲート３７が開き、コント
ローラ１３から送られる色切替パルスＣ１がＤ型フリッ
プ７０ツブ４１に入力される。又垂直モードＶＯ〜ＶＬ
３の場合にはコントローラ１３から送られるセレクタ回
路切換信号ＣＨが“１゛′となリアンドゲート３５が開
き、アンドゲート ３７が閉じ、セレクトゲート回路１
５から送られる色切替パルスＣ２がＤ型フリップフロッ
プ４１に入力される。
アゲート３９及びインバータ４１からなり、セレクタゲ
ート回路１５から出力される色切替パルスＣ２はアンド
ゲート３５に入力され、コントローラ１３から出力され
る色切替パルスＣ１はアンドゲート３７に入力され、コ
ントローラ１３から送られるセレクタ回路切換信号Ｃ）
−１はアンドゲート３５の他端に入力され、又このセレ
クタ回路切換信号ＣＨはインバータ４１を介してアンド
ゲート３７の他端に入力される。２つのアンドゲート３
５，３７の出力はオアゲート３９を介してＤ型フリップ
フロップ４１のクロック入力端子ＯＬに入力される。こ
のセレクタ回路１７では水平モード、パスモード、垂直
モードのうちＶＲ１〜３等の場合にはコントローラ１３
からのセレクタ回路切換信ＪＭＣＨが“０″となりアン
ドゲート３５が閉じ、アンドゲート３７が開き、コント
ローラ１３から送られる色切替パルスＣ１がＤ型フリッ
プ７０ツブ４１に入力される。又垂直モードＶＯ〜ＶＬ
３の場合にはコントローラ１３から送られるセレクタ回
路切換信号ＣＨが“１゛′となリアンドゲート３５が開
き、アンドゲート ３７が閉じ、セレクトゲート回路１
５から送られる色切替パルスＣ２がＤ型フリップフロッ
プ４１に入力される。
Ｄ型フリップ７０ツブ４１はセレクタ回路１７からの入
力がある毎に出力端子ＱＮから出力される色信号ＷＢが
切替わりこれを判別回路２３及びシフトレジスタ４３に
入力する。シフトレジスタ４３は１２ビツトの記憶場所
ＳＴ１〜５Ｔ１２を有し前記色信号ＷＢは記憶場所ＳＴ
Ｉに入力され、クロック信号ＣＫが入力される毎に１ビ
ツトずつシフトされ、記憶場所ＳＴ５〜５Ｔ１２に記憶
されているデータが８ビツトの画素データＰＤとして出
力される。
力がある毎に出力端子ＱＮから出力される色信号ＷＢが
切替わりこれを判別回路２３及びシフトレジスタ４３に
入力する。シフトレジスタ４３は１２ビツトの記憶場所
ＳＴ１〜５Ｔ１２を有し前記色信号ＷＢは記憶場所ＳＴ
Ｉに入力され、クロック信号ＣＫが入力される毎に１ビ
ツトずつシフトされ、記憶場所ＳＴ５〜５Ｔ１２に記憶
されているデータが８ビツトの画素データＰＤとして出
力される。
次に本実施例の動作について説明する。
コントローラ１３に水平モード表示信号Ｈ等が入力され
ている状態ではコントローラ１３から出力されるセレク
タ回路切替信号ＣＨが“０″となり、アンドゲート３７
が開き、コントローラ１３から出力される色切替パルス
Ｃ１がＤ型フリップフロップ４１に入力されて、色情＠
ＷＢが切替わる。この動作は第２図に示した従来のもの
と同様である。
ている状態ではコントローラ１３から出力されるセレク
タ回路切替信号ＣＨが“０″となり、アンドゲート３７
が開き、コントローラ１３から出力される色切替パルス
Ｃ１がＤ型フリップフロップ４１に入力されて、色情＠
ＷＢが切替わる。この動作は第２図に示した従来のもの
と同様である。
これに対して復号化シーケンサ１から垂直モード表示信
号ＶＯ、ＶＬｌ 、−ＶＬ２ 、ＶＬ３ のうちいずれ
かが出力されている状態ではコントローラ１３から出力
されるセレクタ回路切替信号ＣＨが“１″となりアンド
ゲート３５が開いた状態となる。
号ＶＯ、ＶＬｌ 、−ＶＬ２ 、ＶＬ３ のうちいずれ
かが出力されている状態ではコントローラ１３から出力
されるセレクタ回路切替信号ＣＨが“１″となりアンド
ゲート３５が開いた状態となる。
シフトレジスタ４３はその先頭記憶場所ＳＴＩに色信号
ＷＢが入力され、これに対してシフトレジスタ２１から
は最終記憶場所５Ｔ１２とその下位３画素分の記憶場所
ＳＴ９〜５Ｔ１１の出力データが判別回路２３に入力さ
れる。
ＷＢが入力され、これに対してシフトレジスタ２１から
は最終記憶場所５Ｔ１２とその下位３画素分の記憶場所
ＳＴ９〜５Ｔ１１の出力データが判別回路２３に入力さ
れる。
従ってシフトレジスタ４３で生成している画素データを
ＰＤｉ（ｉ＝１〜８）とすれば、シフトレジスタ２１か
らはこの符号化画素データＰＤｉの直上の画素及びその
右側の３画素分の参照ラインの変化点にデータが出力さ
れている。
ＰＤｉ（ｉ＝１〜８）とすれば、シフトレジスタ２１か
らはこの符号化画素データＰＤｉの直上の画素及びその
右側の３画素分の参照ラインの変化点にデータが出力さ
れている。
判別ゲート２３は変化点データＲＤＩ ｌ ＞。
ＲＤＩ （ｉ ＋１＞、ＲＤＩ （ｉ ＋２＞、Ｒ
Ｄｌ（＋ ＋３）が符号化ラインの起点画素データａＯ
と色違いの変化点に該当するものであるときに該変化点
データを変化点ｂ１として出力する。即ち判別回路２３
から出力される変化点データが“１゛′であれば、この
変化点データは参照ラインにおける変化点画素ｂ１に対
応している。
Ｄｌ（＋ ＋３）が符号化ラインの起点画素データａＯ
と色違いの変化点に該当するものであるときに該変化点
データを変化点ｂ１として出力する。即ち判別回路２３
から出力される変化点データが“１゛′であれば、この
変化点データは参照ラインにおける変化点画素ｂ１に対
応している。
シフトレジスタ２１とシフトレジスタ４３は同一のクロ
ック信号ＧＫで同期して動作するので、例えばセレクト
ゲート回路１５において変化点データＲＤＩ ｌ ）
が“１″のとき垂直モード表示信号ＶＤで“１パとなる
とセレクトゲート回路１５から色切替パルスＣ２が出力
され、セレクタ回路１７を経てＤ型フリップフロップ４
１の出力である色信号ＷＢが反転され、シフトレジスタ
４３の先頭記憶場所ＳＴ１の入力が切替り変化点ｂ１の
直下の符号化画素データの変化点画素ａ１として生成さ
れる。
ック信号ＧＫで同期して動作するので、例えばセレクト
ゲート回路１５において変化点データＲＤＩ ｌ ）
が“１″のとき垂直モード表示信号ＶＤで“１パとなる
とセレクトゲート回路１５から色切替パルスＣ２が出力
され、セレクタ回路１７を経てＤ型フリップフロップ４
１の出力である色信号ＷＢが反転され、シフトレジスタ
４３の先頭記憶場所ＳＴ１の入力が切替り変化点ｂ１の
直下の符号化画素データの変化点画素ａ１として生成さ
れる。
又垂直モード表示信号ＶＬＩが“１″となっているとき
に参照ラインの変化点データＲＤＩ （＋ ＞の１画
素右側の変化点データＲＤ１ （ｉ ＋１＞が１′′で
あるとこのタイミングでシフトレジスタ４３の先頭記憶
場所ＳＴＩへの入力が切替るので変化点ｂ１に対して１
画素左の符号化画素データが変化点画素ａ１として生成
される。
に参照ラインの変化点データＲＤＩ （＋ ＞の１画
素右側の変化点データＲＤ１ （ｉ ＋１＞が１′′で
あるとこのタイミングでシフトレジスタ４３の先頭記憶
場所ＳＴＩへの入力が切替るので変化点ｂ１に対して１
画素左の符号化画素データが変化点画素ａ１として生成
される。
即チ垂直−Ｅ−ｔ’ＶＯＤ、ＶＬＩ Ｄ、ＶＬ２ Ｄ。
ＶＬ３Ｄの場合には参照ラインの変化点ｂ１を検出する
タイミングをそれぞれ■Ｏの場合よりも１画素から３画
素分早く設定して色切替が行われる。
タイミングをそれぞれ■Ｏの場合よりも１画素から３画
素分早く設定して色切替が行われる。
従って従来のように−Ｈ変化点ｂ１を検出した後で符号
化画素生成点を１〜３画素分もどして色切替を行う必要
がない。
化画素生成点を１〜３画素分もどして色切替を行う必要
がない。
［発明の効果］
以上詳細に説明したように本発明によれば垂直モードＶ
Ｏ、ＶＬＩ 、ＶＬ２ 、ＶＬ３のときに極めて簡単な
回路構成で迅速に参照ライン上の変化点と対応させて画
素データを生成することができ、復号化時間の短縮が図
れ、伝送効率を向上させることができる。
Ｏ、ＶＬＩ 、ＶＬ２ 、ＶＬ３のときに極めて簡単な
回路構成で迅速に参照ライン上の変化点と対応させて画
素データを生成することができ、復号化時間の短縮が図
れ、伝送効率を向上させることができる。
第１図は本発明の１実施例に係る復号化装置のブロック
図、第２図はＭＲ符号化方式の説明図、第３図は従来の
復号化回路のブロック図である。 １・・・復号化シーケンサ、１１・・・ラッチ回路、１
３・・・コントローラ、１５・・・セレクトゲート回路
、１７・・・セレクタ回路、１９・・・排他的論理和ゲ
ート、２１・・・シフトレジスタ、２３・・・判別回路
、４１・・・Ｄ型フリップフロップ、４３・・・シフト
レジスタ。
図、第２図はＭＲ符号化方式の説明図、第３図は従来の
復号化回路のブロック図である。 １・・・復号化シーケンサ、１１・・・ラッチ回路、１
３・・・コントローラ、１５・・・セレクトゲート回路
、１７・・・セレクタ回路、１９・・・排他的論理和ゲ
ート、２１・・・シフトレジスタ、２３・・・判別回路
、４１・・・Ｄ型フリップフロップ、４３・・・シフト
レジスタ。
Claims (1)
- 【特許請求の範囲】 モディファイドリード符号化方式に基づいて符号化デー
タを復号化する復号化装置において、符号化データに基
づいて所定のモード表示信号を出力する復号化シーケン
サと、 前記復号化シーケンサから出力される垂直モード表示信
号のうち符号化ラインの変化点が参照ラインの変化点の
直下及び左側３画素以内にあることを夫々示す４つの垂
直モード表示信号を記憶するラッチ回路と、 参照ラインの変化点をＮビットづつ検出する変化点検出
回路と、 前記変化点検出回路の出力を記憶し、これを順次シフト
するＮ＋３ビット以上のシフトレジスタと、 前記シフトレジスタのシフト方向終端から４ビット分の
変化点データにもとづく参照ラインの変化点データの色
が符号化ラインの基準変化点の色と異なるときは該変化
点データを出力する判別回路と、 前記判別回路から出力される変化点データを前記ラッチ
回路の出力によりそれぞれ選択する選択回路と、 前記選択回路の出力により色信号を切換える色信号切換
回路と、 を具備することを特徴とする復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21834585A JPS6277765A (ja) | 1985-09-30 | 1985-09-30 | 復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21834585A JPS6277765A (ja) | 1985-09-30 | 1985-09-30 | 復号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6277765A true JPS6277765A (ja) | 1987-04-09 |
Family
ID=16718413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21834585A Pending JPS6277765A (ja) | 1985-09-30 | 1985-09-30 | 復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6277765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245779A (ja) * | 1991-01-31 | 1992-09-02 | Matsushita Graphic Commun Syst Inc | 画像復号化装置 |
-
1985
- 1985-09-30 JP JP21834585A patent/JPS6277765A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245779A (ja) * | 1991-01-31 | 1992-09-02 | Matsushita Graphic Commun Syst Inc | 画像復号化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924964B2 (ja) | 画像情報符号化装置、画像情報復号化装置及び画像情報符号化復号化装置 | |
| US5475437A (en) | Double scan circuit for inserting a new scan line between adjacent scan lines of a television | |
| JPS6277765A (ja) | 復号化装置 | |
| JPS61500637A (ja) | 増加した水平分解能を持つビデオディスプレイ システム | |
| US7880784B2 (en) | Arrangement for generating a 3D video signal | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JP3227237B2 (ja) | 符号化装置 | |
| JPH07312759A (ja) | 立体画像再生装置 | |
| JPS60256274A (ja) | ２次元圧縮符号化装置 | |
| JP3346853B2 (ja) | カラー画像処理装置 | |
| JP2666726B2 (ja) | アナログ画像信号変換方法及び装置 | |
| JP2652960B2 (ja) | スキャンコンバータ回路 | |
| KR0151442B1 (ko) | 텔레비젼 수상기의 표시 제어회로 | |
| CN1352448A (zh) | 用来转换荧光屏画面信号的数字影像转换装置 | |
| KR920003372B1 (ko) | 순차주사변환 내삽기(interpolator) | |
| JPH04284083A (ja) | スムージング処理回路 | |
| JPH05153570A (ja) | 符号化および復号化装置 | |
| JPH01221078A (ja) | テレビ標準方式変換装置 | |
| JPH11113021A (ja) | フレームメモリの使用方法及びそのフレームメモリの読み出し回路 | |
| JPH09116764A (ja) | 画像処理装置 | |
| CN1119811A (zh) | 数字图像格式转换装置 | |
| JPH02250575A (ja) | ドットマトリクス表示式テレビジョン受像装置 | |
| JPH11275532A (ja) | 映像信号伝送システム | |
| JPS63107388A (ja) | 画像記憶装置 | |
| JPH09247526A (ja) | プロンプターの映像信号処理装置 |