JPS628023B2 - - Google Patents
Info
- Publication number
- JPS628023B2 JPS628023B2 JP54147321A JP14732179A JPS628023B2 JP S628023 B2 JPS628023 B2 JP S628023B2 JP 54147321 A JP54147321 A JP 54147321A JP 14732179 A JP14732179 A JP 14732179A JP S628023 B2 JPS628023 B2 JP S628023B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ion implantation
- film
- substrate
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、特に
微細素子を高集積化するための素子分離の方法に
関する。
微細素子を高集積化するための素子分離の方法に
関する。
従来より、微細な半導体素子を高集積度に形成
するための素子分離法として、選択酸化により半
導体基板のフイールド領域に厚いフイールド酸化
膜を形成する方法が知られている。例えば、Si基
板を用いた場合、素子形成に先だつてその素子形
成領域に厚さ300Å程度のシリコン酸化膜を介し
て厚さ3000Å程度のシリコン窒化膜を堆積した耐
酸化性マスクを形成し、熱酸化を行つて厚さ約１
μｍのフイールド酸化膜を形成することが行われ
る。しかしこの方法では、熱酸化が基板の深さの
方向だけでなく横方向にも進行するため、フイー
ルド酸化膜の端部は耐酸化性マスク下の素子形成
領域にまで鳥の口ばし状に食い込む。この食い込
みは上記条件で約0.7μｍにも達する。このた
め、微細な素子を集積した場合、例えばMOSデ
バイスであればチヤネル幅が狭くなる等により、
設計どおりの動作ができなくなる。所望の動作を
得るには、予め素子形成領域に形成する耐酸化性
マスクを、フイールド酸化膜の食い込みを見込ん
で面積を大きくすればよいが、これは集積度向上
の妨げとなる。また、上述した食い込みを小さく
するには、耐酸化性マスクのシリコン酸化膜を薄
く、シリコン窒化膜を厚くすることがある程度有
効である。しかし、これは本質的解決にはなら
ず、またシリコン窒化膜を厚くすることでフイー
ルド酸化膜の食い込みを抑えると、基板表面に歪
による欠陥が生じ、これが形成される素子の特性
に悪影響をおよぼす。
するための素子分離法として、選択酸化により半
導体基板のフイールド領域に厚いフイールド酸化
膜を形成する方法が知られている。例えば、Si基
板を用いた場合、素子形成に先だつてその素子形
成領域に厚さ300Å程度のシリコン酸化膜を介し
て厚さ3000Å程度のシリコン窒化膜を堆積した耐
酸化性マスクを形成し、熱酸化を行つて厚さ約１
μｍのフイールド酸化膜を形成することが行われ
る。しかしこの方法では、熱酸化が基板の深さの
方向だけでなく横方向にも進行するため、フイー
ルド酸化膜の端部は耐酸化性マスク下の素子形成
領域にまで鳥の口ばし状に食い込む。この食い込
みは上記条件で約0.7μｍにも達する。このた
め、微細な素子を集積した場合、例えばMOSデ
バイスであればチヤネル幅が狭くなる等により、
設計どおりの動作ができなくなる。所望の動作を
得るには、予め素子形成領域に形成する耐酸化性
マスクを、フイールド酸化膜の食い込みを見込ん
で面積を大きくすればよいが、これは集積度向上
の妨げとなる。また、上述した食い込みを小さく
するには、耐酸化性マスクのシリコン酸化膜を薄
く、シリコン窒化膜を厚くすることがある程度有
効である。しかし、これは本質的解決にはなら
ず、またシリコン窒化膜を厚くすることでフイー
ルド酸化膜の食い込みを抑えると、基板表面に歪
による欠陥が生じ、これが形成される素子の特性
に悪影響をおよぼす。
この発明は上記の点に鑑み、フイールド酸化膜
の素子形成領域への食い込みを効果的に防止し
て、設計値どおりの微細素子を高集積度に形成す
ることを可能とした半導体装置の製造方法を提供
するものである。
の素子形成領域への食い込みを効果的に防止し
て、設計値どおりの微細素子を高集積度に形成す
ることを可能とした半導体装置の製造方法を提供
するものである。
この発明は、半導体基板の素子形成領域にマス
クを設け、イオン注入によつてフイールド領域の
基板内部から少くともマスク端部下の基板表面に
まで延びる埋込み絶縁膜を形成し、この埋込み絶
縁膜で囲まれたフイールド領域に熱酸化によりフ
イールド酸化膜を形成することを骨子とする。
クを設け、イオン注入によつてフイールド領域の
基板内部から少くともマスク端部下の基板表面に
まで延びる埋込み絶縁膜を形成し、この埋込み絶
縁膜で囲まれたフイールド領域に熱酸化によりフ
イールド酸化膜を形成することを骨子とする。
以下この発明の実施例を図面を用いて説明す
る。第１図ａ〜ｃはMOSデバイスに適用した一
実施例の製造工程図である。まず、ｐ型Si基板１
の素子形成領域に、よく知られた方法で厚さ約
600Åのシリコン酸化膜２に厚さ約6000Åのシリ
コン窒化膜３を重ねた耐酸化性マスクを兼ねた耐
イオン注入マスクを設け、酸素イオンを加速電圧
210kV、ドーズ量５×1016／cm2で注入し、酸素雰
囲気中、1000℃で熱処理をしてフイールド領域の
基板内部約5000Åの深さのところからマスク端部
下の基板表面にまで延びる形で約3000Åのシリコ
ン酸化膜４を埋込むａ。この後シリコン窒化膜３
をそのまま耐酸化性マスクとして、水蒸気雰囲気
中、1000℃で360分間熱酸化して、シリコン酸化
膜４で囲まれた領域にフイールド酸化膜５を形成
するｂ。そしてシリコン窒化膜３、シリコン酸化
膜２を順次エツチング除去して素子形成領域の基
板表面を露出させ、従来と同様の方法でゲート酸
化膜６を介して多結晶シリコン膜からなるゲート
電極７を形成し、ゲート電極７をマスクとして例
えばAsをイオン注入してn+型のソース８、ドレ
イン９を形成し、CVD法によるシリコン酸化膜
１０で全体をおおい、コンタクトホールをあけて
Al膜の蒸着、パターニングにより必要な電極１
１，１２を配設して完成するｃ。
る。第１図ａ〜ｃはMOSデバイスに適用した一
実施例の製造工程図である。まず、ｐ型Si基板１
の素子形成領域に、よく知られた方法で厚さ約
600Åのシリコン酸化膜２に厚さ約6000Åのシリ
コン窒化膜３を重ねた耐酸化性マスクを兼ねた耐
イオン注入マスクを設け、酸素イオンを加速電圧
210kV、ドーズ量５×1016／cm2で注入し、酸素雰
囲気中、1000℃で熱処理をしてフイールド領域の
基板内部約5000Åの深さのところからマスク端部
下の基板表面にまで延びる形で約3000Åのシリコ
ン酸化膜４を埋込むａ。この後シリコン窒化膜３
をそのまま耐酸化性マスクとして、水蒸気雰囲気
中、1000℃で360分間熱酸化して、シリコン酸化
膜４で囲まれた領域にフイールド酸化膜５を形成
するｂ。そしてシリコン窒化膜３、シリコン酸化
膜２を順次エツチング除去して素子形成領域の基
板表面を露出させ、従来と同様の方法でゲート酸
化膜６を介して多結晶シリコン膜からなるゲート
電極７を形成し、ゲート電極７をマスクとして例
えばAsをイオン注入してn+型のソース８、ドレ
イン９を形成し、CVD法によるシリコン酸化膜
１０で全体をおおい、コンタクトホールをあけて
Al膜の蒸着、パターニングにより必要な電極１
１，１２を配設して完成するｃ。
この実施例によれば、フイールド酸化の工程前
にフイールド領域の基板内部から素子形成領域の
端部の基板表面に延びる形の埋込み絶縁膜を形成
しているため、この埋込み絶縁膜によつてフイー
ルド酸化の横方向への進行が阻害される。従つ
て、形成されるフイールド酸化膜５の端部は耐イ
オン注入マスクの端部とほぼ一致して定義され、
フイールド酸化膜の素子領域への食い込みがない
ためMOSデバイスのチヤネル幅の減少といつた
問題がなく、設計値どおりの微細素子を高集積化
することが可能となる。
にフイールド領域の基板内部から素子形成領域の
端部の基板表面に延びる形の埋込み絶縁膜を形成
しているため、この埋込み絶縁膜によつてフイー
ルド酸化の横方向への進行が阻害される。従つ
て、形成されるフイールド酸化膜５の端部は耐イ
オン注入マスクの端部とほぼ一致して定義され、
フイールド酸化膜の素子領域への食い込みがない
ためMOSデバイスのチヤネル幅の減少といつた
問題がなく、設計値どおりの微細素子を高集積化
することが可能となる。
なお、上記実施例ではイオン注入後熱処理をし
て埋込み絶縁膜を形成したが、熱処理工程を省略
し、これを次のフイールド酸化膜を形成する熱酸
化と兼ねてもよい。また上記実施例では酸素イオ
ン注入によりシリコン酸化膜を埋込んだが、窒素
イオン注入によりシリコン窒化膜を埋込んでもよ
い。更に、フイールド酸化は埋込み絶縁膜で囲ま
れた領域の全体が酸化膜になるまで行うことは必
ずしも必要ではない。即ち埋込み絶縁膜は、フイ
ールド領域の基板内部に埋込まれている部分が本
質的なものではなく、必要なのは素子領域の端部
でフイールド酸化の食い込みを阻止する部分であ
るから、所定のフイールド酸化を行つた後に深さ
方向に埋込み絶縁膜との間に酸化されない部分が
残つても何ら差支えない。
て埋込み絶縁膜を形成したが、熱処理工程を省略
し、これを次のフイールド酸化膜を形成する熱酸
化と兼ねてもよい。また上記実施例では酸素イオ
ン注入によりシリコン酸化膜を埋込んだが、窒素
イオン注入によりシリコン窒化膜を埋込んでもよ
い。更に、フイールド酸化は埋込み絶縁膜で囲ま
れた領域の全体が酸化膜になるまで行うことは必
ずしも必要ではない。即ち埋込み絶縁膜は、フイ
ールド領域の基板内部に埋込まれている部分が本
質的なものではなく、必要なのは素子領域の端部
でフイールド酸化の食い込みを阻止する部分であ
るから、所定のフイールド酸化を行つた後に深さ
方向に埋込み絶縁膜との間に酸化されない部分が
残つても何ら差支えない。
また上記実施例では埋込み絶縁膜をフイールド
領域の基板内部から素子形成領域端部の基板表面
に延びる形で設けたが、素子形成領域全体の基板
表面にまで連続的に設けるようにしてもよい。そ
の場合、イオン注入に窒素を用いれば、素子形成
領域の基板表面に形成されるシリコン窒化膜を後
のフイールド酸化のための耐酸化性マスクとして
用いることができる。そのようにした実施例を第
２図により説明する。まずｐ型Si基板２１に耐イ
オン注入マスクとして素子形成領域に厚さ4000Å
のシリコン酸化膜２２を形成し、次に窒素を加速
電圧180kV、ドーズ量５×1016／cm2でイオン注入
し、窒素雰囲気中、1000℃で熱処理してフイール
ド領域の基板内部約5000Åの位置に埋込まれた厚
さ約3000Åのシリコン窒化膜２３１とこれに連続
的に素子形成領域の基板表面をおおう厚さ約1500
Åのシリコン窒化膜３２２を形成するｂ。そして
シリコン酸化膜２２を除去し、素子形成領域の基
板表面にあるシリコン窒化膜２３２を耐酸化性マ
スクとして利用して例えば水蒸気雰囲気中、1000
℃で約360分の熱酸化を行つてフイールド酸化膜
２４を形成するｂ。この後は素子形成領域のシリ
コン窒化膜２３２を除去して、先の実施例と同様
に所望の素子を形成して完成する。
領域の基板内部から素子形成領域端部の基板表面
に延びる形で設けたが、素子形成領域全体の基板
表面にまで連続的に設けるようにしてもよい。そ
の場合、イオン注入に窒素を用いれば、素子形成
領域の基板表面に形成されるシリコン窒化膜を後
のフイールド酸化のための耐酸化性マスクとして
用いることができる。そのようにした実施例を第
２図により説明する。まずｐ型Si基板２１に耐イ
オン注入マスクとして素子形成領域に厚さ4000Å
のシリコン酸化膜２２を形成し、次に窒素を加速
電圧180kV、ドーズ量５×1016／cm2でイオン注入
し、窒素雰囲気中、1000℃で熱処理してフイール
ド領域の基板内部約5000Åの位置に埋込まれた厚
さ約3000Åのシリコン窒化膜２３１とこれに連続
的に素子形成領域の基板表面をおおう厚さ約1500
Åのシリコン窒化膜３２２を形成するｂ。そして
シリコン酸化膜２２を除去し、素子形成領域の基
板表面にあるシリコン窒化膜２３２を耐酸化性マ
スクとして利用して例えば水蒸気雰囲気中、1000
℃で約360分の熱酸化を行つてフイールド酸化膜
２４を形成するｂ。この後は素子形成領域のシリ
コン窒化膜２３２を除去して、先の実施例と同様
に所望の素子を形成して完成する。
この実施例によつても、イオン注入により埋込
まれたシリコン窒化膜２３１，２３２がフイール
ド酸化膜の素子領域への食い込みを阻止する結
果、先の実施例と同様の効果が得られる。
まれたシリコン窒化膜２３１，２３２がフイール
ド酸化膜の素子領域への食い込みを阻止する結
果、先の実施例と同様の効果が得られる。
以上では半導体基板としてｐ型Si基板を用いた
が、ｎ型Si基板を用いる場合は勿論、他の半導体
材料基板を用いる場合にもこの発明を適用でき
る。また、イオン注入による埋込み絶縁膜の直下
にイオン注入により反転防止層を設けるとか、基
板平坦化のためにフイールド酸化工程前にフイー
ルド領域の基板表面を所定深さエツチングする等
の変形も可能であるし、勿論バイポーラ型半導体
装置にもこの発明を適用することができる。
が、ｎ型Si基板を用いる場合は勿論、他の半導体
材料基板を用いる場合にもこの発明を適用でき
る。また、イオン注入による埋込み絶縁膜の直下
にイオン注入により反転防止層を設けるとか、基
板平坦化のためにフイールド酸化工程前にフイー
ルド領域の基板表面を所定深さエツチングする等
の変形も可能であるし、勿論バイポーラ型半導体
装置にもこの発明を適用することができる。
以上説明したように、この発明によれば、フイ
ールド酸化に先だつてイオン注入による埋込み絶
縁膜を形成することにより、フイールド酸化膜の
素子形成領域への食い込みを効果的に防止して、
設計値どおりの微細素子を高集積度に形成するこ
とができる。
ールド酸化に先だつてイオン注入による埋込み絶
縁膜を形成することにより、フイールド酸化膜の
素子形成領域への食い込みを効果的に防止して、
設計値どおりの微細素子を高集積度に形成するこ
とができる。
第１図ａ〜ｃはこの発明の一実施例の製造工程
断面図、第２図ａ，ｂは他の実施例の製造工程断
面図である。 １……ｐ型Si基板、２……シリコン酸化膜、３
……シリコン窒化膜（耐酸化性マスク兼耐イオン
注入マスク）、４……シリコン酸化膜（埋込み絶
縁膜）、５……フイールド酸化膜、２１……ｐ型
Si基板、２２……シリコン酸化膜（耐イオン注入
マスク）、２３１，２３２……シリコン窒化膜
（埋込み絶縁膜）。
断面図、第２図ａ，ｂは他の実施例の製造工程断
面図である。 １……ｐ型Si基板、２……シリコン酸化膜、３
……シリコン窒化膜（耐酸化性マスク兼耐イオン
注入マスク）、４……シリコン酸化膜（埋込み絶
縁膜）、５……フイールド酸化膜、２１……ｐ型
Si基板、２２……シリコン酸化膜（耐イオン注入
マスク）、２３１，２３２……シリコン窒化膜
（埋込み絶縁膜）。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の素子形成領域に耐イオン注入マ
スクを設け、イオン注入によりフイールド領域の
基板内部から少くとも耐イオン注入マスク端部下
の基板表面にまで延びる埋込み絶縁膜を形成し、
この埋込み絶縁膜で囲まれたフイールド領域に熱
酸化によりフイールド酸化膜を形成し、このフイ
ールド酸化膜で囲まれた素子形成領域に所望の素
子を形成することを特徴とする半導体装置の製造
方法。 ２ 耐イオン注入マスクはシリコン窒化膜であ
り、埋込み絶縁膜は酸素イオンまたは窒素イオン
の注入によるシリコン酸化膜またはシリコン窒化
膜であり、耐イオン注入マスクをそのまま耐酸化
性マスクとして熱酸化を行つてフイールド酸化膜
を形成するようにした特許請求の範囲第１項記載
の半導体装置の製造方法。 ３ 耐イオン注入マスクはシリコン酸化膜であ
り、埋込み絶縁膜は窒素イオン注入によるシリコ
ン窒化膜であつて、シリコン窒化膜をフイールド
領域の基板内部からイオン注入マスク下の素子形
成領域全体の基板表面にも連続的に形成し、素子
形成領域のシリコン窒化膜を耐酸化性マスクとし
て熱酸化を行つてフイールド酸化膜を形成するよ
うにした特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14732179A JPS5670645A (en) | 1979-11-14 | 1979-11-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14732179A JPS5670645A (en) | 1979-11-14 | 1979-11-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5670645A JPS5670645A (en) | 1981-06-12 |
| JPS628023B2 true JPS628023B2 (ja) | 1987-02-20 |
Family
ID=15427532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14732179A Granted JPS5670645A (en) | 1979-11-14 | 1979-11-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5670645A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2563377B1 (fr) * | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
-
1979
- 1979-11-14 JP JP14732179A patent/JPS5670645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5670645A (en) | 1981-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0426542B2 (ja) | ||
| US3679492A (en) | Process for making mosfet's | |
| JPS6214459A (ja) | 半導体装置の製造方法 | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPS6252950B2 (ja) | ||
| JPS628023B2 (ja) | ||
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2632159B2 (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| KR0167674B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS628028B2 (ja) | ||
| JP3229790B2 (ja) | 半導体集積回路の製造方法 | |
| JPH023306B2 (ja) | ||
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPH0352221B2 (ja) | ||
| JPS628029B2 (ja) | ||
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 |