JPS6281196A - 遠隔制御装置 - Google Patents
遠隔制御装置Info
- Publication number
- JPS6281196A JPS6281196A JP21991085A JP21991085A JPS6281196A JP S6281196 A JPS6281196 A JP S6281196A JP 21991085 A JP21991085 A JP 21991085A JP 21991085 A JP21991085 A JP 21991085A JP S6281196 A JPS6281196 A JP S6281196A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- data
- controlled
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアドレスもしくは相当するデータを照合する
ことにより、被制御装置が制御を目的とするデータを読
み込み、その後適切な負荷側の制御対象機器に対して処
理及び制御を行う遠隔操作を含めた制御装置において、
送信側の誤った装置指定による被制御装置の複数台同時
動作状態を回避し、各種制御対象機器の誤動作等システ
ム全体の大事故を防御することを目的とした遠隔制御装
置に関するものである。
ことにより、被制御装置が制御を目的とするデータを読
み込み、その後適切な負荷側の制御対象機器に対して処
理及び制御を行う遠隔操作を含めた制御装置において、
送信側の誤った装置指定による被制御装置の複数台同時
動作状態を回避し、各種制御対象機器の誤動作等システ
ム全体の大事故を防御することを目的とした遠隔制御装
置に関するものである。
第２図は従来からよく見られるアドレスもしくは相当す
るデータを照合することを目的とした被制御装置の該当
回路部分である。図において、（１）はアドレスもしく
は相当するデータを含む入力データＡを適切なクロック
パルスＢにより読み込むデータ一時記憶回路、（２）は
被制御装置に予めアドレスを設定しておくための自己ア
ドレス設定回路、（３）は前記データ一時記憶回路（１
１に記憶されたアドレスもしくは相当するデータと前記
自己アドレス設定回路に設定されているアドレスとの一
致、不一致を検出し、一致の場合に一致を意味する信号
Ｃを出力する自己アドレス検出回路、（４）は前記一致
信号Ｃによって被制御装置へ入力すべきデータを通過さ
せるゲートの役目をする出力ゲート回路であり、被制御
装置に割り当てられているアドレスを検出すれば入力デ
ータ人は出力ゲート回路（４）を通過し、データＤとし
て後方の回路へ出力され、適切な処理及び制御が行われ
るようになっている。
るデータを照合することを目的とした被制御装置の該当
回路部分である。図において、（１）はアドレスもしく
は相当するデータを含む入力データＡを適切なクロック
パルスＢにより読み込むデータ一時記憶回路、（２）は
被制御装置に予めアドレスを設定しておくための自己ア
ドレス設定回路、（３）は前記データ一時記憶回路（１
１に記憶されたアドレスもしくは相当するデータと前記
自己アドレス設定回路に設定されているアドレスとの一
致、不一致を検出し、一致の場合に一致を意味する信号
Ｃを出力する自己アドレス検出回路、（４）は前記一致
信号Ｃによって被制御装置へ入力すべきデータを通過さ
せるゲートの役目をする出力ゲート回路であり、被制御
装置に割り当てられているアドレスを検出すれば入力デ
ータ人は出力ゲート回路（４）を通過し、データＤとし
て後方の回路へ出力され、適切な処理及び制御が行われ
るようになっている。
上記のような従来からよく見られる遠隔制御装置におい
て、被制御装置が複数台あるうちの１台が処理及び制御
を実施中に、送信側から誤って他の被制御装置のアドレ
スもしくは相当するデータが送られた場合に、２台かま
たは複数台の被制御装置が同時期に動作状態となり、負
荷側の制御対象機器の誤動作を招き、この結果システム
全体の大きな事故につながる可能性がある。
て、被制御装置が複数台あるうちの１台が処理及び制御
を実施中に、送信側から誤って他の被制御装置のアドレ
スもしくは相当するデータが送られた場合に、２台かま
たは複数台の被制御装置が同時期に動作状態となり、負
荷側の制御対象機器の誤動作を招き、この結果システム
全体の大きな事故につながる可能性がある。
この発明は、上記のような送信側の誤った装置指定によ
る被制御装置の複数台同時動作状態を回避し、各徨制御
対象機器の誤動作等システム全体の大事故発生を防御す
る遠隔制御装置を提供するものである。
る被制御装置の複数台同時動作状態を回避し、各徨制御
対象機器の誤動作等システム全体の大事故発生を防御す
る遠隔制御装置を提供するものである。
この発明にかかわる遠隔制御装置は、同一目的の動作を
する他の被制御装置に対して割り当てられたアドレスが
設定してある他装置アドレス設定回路と、この他装置ア
ドレス設定回路に設定されているアドレスと前記データ
一時記憶回路に記憶されたアドレスもしくは相当するデ
ータとが一致し７たときに一致信号を出力する他装置ア
ドレス検出回路と、自己アドレス検出回路の出力により
プリセット動作し、また前記他装置アドレス検出回路の
出力信号によりリセット動作し、その出力を出力ゲート
回路へ導入するフリップフロップ回路とを具備したもの
である。
する他の被制御装置に対して割り当てられたアドレスが
設定してある他装置アドレス設定回路と、この他装置ア
ドレス設定回路に設定されているアドレスと前記データ
一時記憶回路に記憶されたアドレスもしくは相当するデ
ータとが一致し７たときに一致信号を出力する他装置ア
ドレス検出回路と、自己アドレス検出回路の出力により
プリセット動作し、また前記他装置アドレス検出回路の
出力信号によりリセット動作し、その出力を出力ゲート
回路へ導入するフリップフロップ回路とを具備したもの
である。
この発明においては、被制御装置が２台以上複数台ある
うちの１台が、アドレスもしくは相当するデータを含む
入力データをデータ一時記憶回路に記憶し、記憶したデ
ータと予め設定されているアドレスとの一致を検出する
と共に。
うちの１台が、アドレスもしくは相当するデータを含む
入力データをデータ一時記憶回路に記憶し、記憶したデ
ータと予め設定されているアドレスとの一致を検出する
と共に。
他の被制御装置に割り当てられているアドレスとの一致
をも検出し、それぞれのアドレス一致検出の出力により
フリップフロップ回路をプリセットもしくはリセット状
態とし、その出力により開閉が制御されるゲート回路に
よって、複数台ある各被制御装置のうち自己アドレスと
一致する被制御装置に対してだけ送信されて来るデータ
を供給し、それ以後他の被制御装置のアドレスもしくは
相当するデータが送信されて来ても被制御装置が動作す
ることのないように作用する。
をも検出し、それぞれのアドレス一致検出の出力により
フリップフロップ回路をプリセットもしくはリセット状
態とし、その出力により開閉が制御されるゲート回路に
よって、複数台ある各被制御装置のうち自己アドレスと
一致する被制御装置に対してだけ送信されて来るデータ
を供給し、それ以後他の被制御装置のアドレスもしくは
相当するデータが送信されて来ても被制御装置が動作す
ることのないように作用する。
第１図はこの発明の一実施例を示す遠隔制御装置のブロ
ック結線図である。図において、（１）、 （２）、
（３）及び（４）は第２図で示したものと同様のデータ
一時記憶回路、自己アドレス設定回路。
ック結線図である。図において、（１）、 （２）、
（３）及び（４）は第２図で示したものと同様のデータ
一時記憶回路、自己アドレス設定回路。
自己アドレス検出回路及び出力ゲート回路であり、（５
）は他装置アドレス設定回路、（６）は他装置アドレス
検出回路、（７）はプリセット／リセット入力付加型の
フリップフロップ回路である。
）は他装置アドレス設定回路、（６）は他装置アドレス
検出回路、（７）はプリセット／リセット入力付加型の
フリップフロップ回路である。
アドレスもしくは相当するデータを含む入力データＡを
適切なクロックパルスＢ４Ｃよりデータ一時記憶回路（
１）に読み込み、この記憶されたデータと自己アドレス
設定回路（２１Ｋ予め設定されているアドレスとを自己
アドレス検出回路（３１にて比較し、一致の場合には一
致を意味する信号Ｃを出力し、フリップフロップ回路（
７）をプリセット動作させ、出力ゲート回路（４）を開
いた状態とする。この一連の動作により、被制御装置に
入力すべきデータ一時記憶回路＋１） Ｋ記憶されてい
たデータ及び以後入力されるデータは後続の被制御装置
へ供給される。一方、上記自己アドレス検出回路（３）
における比較の結果が不一致の場合は、一致を意味する
信号Ｃが出力されないため、フリップフロップ回路（７
）はプリセットされず、いつまでもリセット状態を保持
し、従って出力ゲート回路（４）は閉じた状態のまま入
力データを一切通過させないように動作する。
適切なクロックパルスＢ４Ｃよりデータ一時記憶回路（
１）に読み込み、この記憶されたデータと自己アドレス
設定回路（２１Ｋ予め設定されているアドレスとを自己
アドレス検出回路（３１にて比較し、一致の場合には一
致を意味する信号Ｃを出力し、フリップフロップ回路（
７）をプリセット動作させ、出力ゲート回路（４）を開
いた状態とする。この一連の動作により、被制御装置に
入力すべきデータ一時記憶回路＋１） Ｋ記憶されてい
たデータ及び以後入力されるデータは後続の被制御装置
へ供給される。一方、上記自己アドレス検出回路（３）
における比較の結果が不一致の場合は、一致を意味する
信号Ｃが出力されないため、フリップフロップ回路（７
）はプリセットされず、いつまでもリセット状態を保持
し、従って出力ゲート回路（４）は閉じた状態のまま入
力データを一切通過させないように動作する。
また、他の被制御装置に割り当てられたアドレスもしく
は相当するデータが入力された場合、データ一時記憶回
路（１）に読み込まれ記憶されたデータと他装置アドレ
ス設定回路（５）に予め設定されているアドレスとが他
装置アドレス検出回路（６）にて比較の結果、一致する
ことになり。
は相当するデータが入力された場合、データ一時記憶回
路（１）に読み込まれ記憶されたデータと他装置アドレ
ス設定回路（５）に予め設定されているアドレスとが他
装置アドレス検出回路（６）にて比較の結果、一致する
ことになり。
この場合の一致を意味する信号Ｅを出力する。
信号Ｅにより、フリップフロップ回路（７）をリセット
動作させ、出力ゲート回路（４）を閉じた状態とする。
動作させ、出力ゲート回路（４）を閉じた状態とする。
これらの動作により、送信側が誤って、動作中の被制御
装置以外の同一目的をする他の被制御装置のアドレスも
しくは相当するデータを送っても、当該被制御装置は即
時データ入力を停止、それ以後の処理、制御を行わない
よう圧している。
装置以外の同一目的をする他の被制御装置のアドレスも
しくは相当するデータを送っても、当該被制御装置は即
時データ入力を停止、それ以後の処理、制御を行わない
よう圧している。
なお・上記実施例では他の被制御装置に関するアドレス
設定回路とアドレス検出回路が１台の場合について説明
したが、この発明はこれに限らず他の被制＃装置が２台
以上複数であってもよいことは言うまでもない。
設定回路とアドレス検出回路が１台の場合について説明
したが、この発明はこれに限らず他の被制＃装置が２台
以上複数であってもよいことは言うまでもない。
この発明は以上説明し念通り、複数台の被制御装置が誤
って同時期に動作状態になる可能性を排除することがで
き、アドレスもしくは相当するデータによって動作する
遠隔制御装置等に応用すれば、より信頼性の高いシステ
ムを構築することが可能となり、効果がある。
って同時期に動作状態になる可能性を排除することがで
き、アドレスもしくは相当するデータによって動作する
遠隔制御装置等に応用すれば、より信頼性の高いシステ
ムを構築することが可能となり、効果がある。
第１図はこの発明にかかわる一実施例を示す遠隔制御装
置のプａツク結線図、第２図は従来からよく見られるア
ドレスもしくは相当するデータを照合することを目的と
した被制御装置の該当回路部分を示す図である。 図において、（１）はデータ一時記憶回路、（２）は自
己アドレス設定回路、（３）は自己アドレス検出回路、
（４）は出力ゲート回路、（５）は他装置アドレス設定
回路、（６）は他装丁庁アドレス検出回路、（７）はプ
リセット／リセット入力付加型のフリップフロップ回路
である。 なお図中同一符号は同一または相当部分を示している。
置のプａツク結線図、第２図は従来からよく見られるア
ドレスもしくは相当するデータを照合することを目的と
した被制御装置の該当回路部分を示す図である。 図において、（１）はデータ一時記憶回路、（２）は自
己アドレス設定回路、（３）は自己アドレス検出回路、
（４）は出力ゲート回路、（５）は他装置アドレス設定
回路、（６）は他装丁庁アドレス検出回路、（７）はプ
リセット／リセット入力付加型のフリップフロップ回路
である。 なお図中同一符号は同一または相当部分を示している。
Claims (2)
- （１）アドレスもしくは相当するデータを照合すること
により、被制御装置が制御を目的とするデータを読み込
み、その後適切な負荷側の制御対象機器に対して処理及
び制御を行う遠隔制御装置において、被制御装置に予め
アドレスを設定しておくための自己アドレス設定回路と
、アドレスもしくは相当するデータを含む入力データを
適切なクロックパルスにより読み込むデータ一時記憶回
路と、この一時記憶回路に記憶されたアドレスもしくは
相当するデータと前記自己アドレス設定回路に設定され
ているアドレスとが一致したときに一致信号を出力する
自己アドレス検出回路と、同一目的の動作をする他の被
制御装置に対して割り当てられたアドレスが設定してあ
る他装置アドレス設定回路と、この他装置アドレス設定
回路に設定されているアドレスと前記データ一時記憶回
路に記憶されたアドレスもしくは相当するデータとが一
致したときに一致信号を出力する他装置アドレス検出回
路と、前記自己アドレス検出回路の出力によりプリセッ
ト動作し、また前記他装置アドレス検出回路の出力によ
りリセット動作するフリップフロップ回路と、このフリ
ップフロップ回路のプリセット、リセット状態により被
制御装置へ入力すべきデータを通過させるゲートの役目
をする出力ゲート回路とを備えたことを特徴とする遠隔
制御装置。 - （２）被制御装置が複数台あり、それぞれに割り当てら
れるアドレスもしくは相当するデータを照合するための
アドレス設定部とアドレス検出部をすべて個々の被制御
装置が備えていることを特徴とする特許請求の範囲第（
１）項記載の遠隔制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21991085A JPS6281196A (ja) | 1985-10-02 | 1985-10-02 | 遠隔制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21991085A JPS6281196A (ja) | 1985-10-02 | 1985-10-02 | 遠隔制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281196A true JPS6281196A (ja) | 1987-04-14 |
Family
ID=16742936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21991085A Pending JPS6281196A (ja) | 1985-10-02 | 1985-10-02 | 遠隔制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453641A (ja) * | 1990-06-21 | 1992-02-21 | Sanyo Electric Co Ltd | 作業装置 |
-
1985
- 1985-10-02 JP JP21991085A patent/JPS6281196A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453641A (ja) * | 1990-06-21 | 1992-02-21 | Sanyo Electric Co Ltd | 作業装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281196A (ja) | 遠隔制御装置 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| CN110389539A (zh) | 安全开关 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2929242B2 (ja) | 処理装置 | |
| JP2647128B2 (ja) | デジタル保護リレー装置およびその自動点検方法 | |
| JPS6143039A (ja) | デ−タ伝送ル−プの切換装置 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| JPH0822121B2 (ja) | 自動列車制御装置 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| SU1198506A1 (ru) | Самоконтролируемый микропрограммный модуль | |
| JPH02149043A (ja) | 通信装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS63187911A (ja) | 信号入力装置 | |
| SU1180888A1 (ru) | Микропрограммное устройство управлени | |
| JPS6029127B2 (ja) | コンピユータ制御装置の事故防止方法 | |
| SU1239714A2 (ru) | Микропрограммное устройство дл формировани команд управлени объектами и контрол их исполнени | |
| RU1795539C (ru) | Устройство контрол импульсных последовательностей | |
| JPH03105502A (ja) | プロセス入出力装置の種別選定回路 | |
| JPH04151741A (ja) | 組込マイクロコンピュータの暴走検出装置 | |
| JPS6323491A (ja) | 遠隔制御システムの手動制御方式 | |
| JPH0523251U (ja) | デジタル信号出力装置 | |
| JPH0465781A (ja) | 入出力ポート制御回路 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 |