JPS6283677A - エレクトロマイグレ−シヨン試験装置 - Google Patents
エレクトロマイグレ−シヨン試験装置Info
- Publication number
- JPS6283677A JPS6283677A JP60225257A JP22525785A JPS6283677A JP S6283677 A JPS6283677 A JP S6283677A JP 60225257 A JP60225257 A JP 60225257A JP 22525785 A JP22525785 A JP 22525785A JP S6283677 A JPS6283677 A JP S6283677A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tested
- oscillator
- large number
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエレクトロマイグレーション試験装置に関する
。
。
従来のエレクトロマイグレーション試験装置は、半導体
基板上に直接又は絶縁膜を介して被着された被試験配線
と、ボンディング・パッド又はボンディング・パッドに
接続された外部リード等の導電性リードとから構成され
ていた。実際に試験を行うには、別に用意した発振器の
出力を被試験配線に供給し、直流又は交流電流を流すよ
りにしている。この場合、汎用の発振器を用いるのが普
通である。
基板上に直接又は絶縁膜を介して被着された被試験配線
と、ボンディング・パッド又はボンディング・パッドに
接続された外部リード等の導電性リードとから構成され
ていた。実際に試験を行うには、別に用意した発振器の
出力を被試験配線に供給し、直流又は交流電流を流すよ
りにしている。この場合、汎用の発振器を用いるのが普
通である。
上述した従来のエレクトロマイグレーション試験装置は
、別に用意した発振器を必要とするので、一つの発振器
から一つのエレクトロマイグレーション試験装置に電流
を供給するのでは効率が悪いし、そうかといって一つの
発振器から多数のエレクトロマイグレーション試験装置
に電流を供給しようとすると、間に補正回路を挿入して
条件を均一化する必要が生じる。従って、評価を十分に
行うには多大の費用もしくは時間が必要となるという欠
点がある。
、別に用意した発振器を必要とするので、一つの発振器
から一つのエレクトロマイグレーション試験装置に電流
を供給するのでは効率が悪いし、そうかといって一つの
発振器から多数のエレクトロマイグレーション試験装置
に電流を供給しようとすると、間に補正回路を挿入して
条件を均一化する必要が生じる。従って、評価を十分に
行うには多大の費用もしくは時間が必要となるという欠
点がある。
本発明の目的は、正確かつ能率的に電極配線の評価可能
なエレクトロマイグレーシ盲ン試験装置を提供すること
にある。
なエレクトロマイグレーシ盲ン試験装置を提供すること
にある。
本発明のエレクトロマイグレーシラ／試験装置は、発振
周波数及び又はデユーティファクタを変化させうる発振
回路の半導体回路部と前記発振回路の出力に接続された
被試験配線とが半導体基板に集積され、前記半導体回路
部と前記被試験配線のそれぞれに接続された複数の導電
性リードとを含んで構成される。
周波数及び又はデユーティファクタを変化させうる発振
回路の半導体回路部と前記発振回路の出力に接続された
被試験配線とが半導体基板に集積され、前記半導体回路
部と前記被試験配線のそれぞれに接続された複数の導電
性リードとを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図及び第２図はそれぞれ本発明の一実施例の斜視図
及びＡ−Ａ’線断面図である。パッケージ本体１は、セ
ラミック製上蓋３とセラミック製容器４とからなシ、そ
の間に外部リード２を挾んでガラス５によシ封層された
パッケージを構成している。半導体チップ８は、セラミ
ック容器４の表面のメタライズＮ７に接着されている。
及びＡ−Ａ’線断面図である。パッケージ本体１は、セ
ラミック製上蓋３とセラミック製容器４とからなシ、そ
の間に外部リード２を挾んでガラス５によシ封層された
パッケージを構成している。半導体チップ８は、セラミ
ック容器４の表面のメタライズＮ７に接着されている。
半導体チップ８のボンディング・パッドと外部リードと
をボンディング線６で接続する。
をボンディング線６で接続する。
第３図は第２図に示す半導体チップの平面図である。
半導体チップは、シリコンなどの半導体基板に５ｉ０２
膜や拡散層等を設けたものである。
膜や拡散層等を設けたものである。
発振回路の半導体回路部９は、発振回路のうち、半導体
基板に集積できる回路部分のことで、コンデンサ、コイ
ル又は水晶振動子等の集積化困難な部品を含む発振回路
の場合にはこれは外付けにする。
基板に集積できる回路部分のことで、コンデンサ、コイ
ル又は水晶振動子等の集積化困難な部品を含む発振回路
の場合にはこれは外付けにする。
半導体回路部９と被試験配線１０−１〜１０−ｎとは共
通配線１１とで接続され、被試験配線１゜−１〜１０−
ｎはそれぞれボンディング・パッド１２−１−１２−ｎ
に接続されている。
通配線１１とで接続され、被試験配線１゜−１〜１０−
ｎはそれぞれボンディング・パッド１２−１−１２−ｎ
に接続されている。
発振回路は、半導体集積回路に用いられている電圧制御
発振回路やＣＭ０８発撤回路であり、その電源端子等が
いくつかのホンディング・パッド１３−１〜１３−ｍに
配線１４−１〜１４−ｍで接続されている。これらのボ
ンディング・パッドは前述のボンディング線６をボンデ
ィングするところである。被試験配線１０−１〜１Ｏ−
ＩＮはシリコンなどの半導体基板上に８ｉ０！膜を介し
て選択的に形成されたアルミニウム膜である。
発振回路やＣＭ０８発撤回路であり、その電源端子等が
いくつかのホンディング・パッド１３−１〜１３−ｍに
配線１４−１〜１４−ｍで接続されている。これらのボ
ンディング・パッドは前述のボンディング線６をボンデ
ィングするところである。被試験配線１０−１〜１Ｏ−
ＩＮはシリコンなどの半導体基板上に８ｉ０！膜を介し
て選択的に形成されたアルミニウム膜である。
発振回路９や被試験配線１０−１〜１０−ｎを半導体基
板に集積する技術は、半導体集積回路で通常行なわれて
いるものと何等の相違はない。
板に集積する技術は、半導体集積回路で通常行なわれて
いるものと何等の相違はない。
以上、半導体チップをパッケージ内に封入した例につい
て説明したが、半導体チップの大きさはよっては、必ず
しも封入する必要はない。
て説明したが、半導体チップの大きさはよっては、必ず
しも封入する必要はない。
以上説明したように本発明は、発振器と被試験配線とを
半導体基板に集積したので、被試験配線に正確に試り信
号を印加でき、又、多数の試料を用意できるから、評価
を確実かつ能率的に行うことができる効果がある。
半導体基板に集積したので、被試験配線に正確に試り信
号を印加でき、又、多数の試料を用意できるから、評価
を確実かつ能率的に行うことができる効果がある。
第１図及び第２図は本発明の一実施例のそれぞれ斜視図
及びＡ−Ａ’線断面図、第３図は第２図に示す半導体チ
ップの平面図である。 １・・・・・・パッケージ本体、２・・印・外部リード
、３・・・・・・セラＳツク製上蓋、４・・・・・・セ
ラミック製容器、５・・・・・・ガラス、６・・・・・
・ボンディング線、７・・川・メタライズ層、８・・・
・・・半導体チップ、９・・・・・・発振回路の半導体
回路部、１０−１〜１０−ｎ・・・山板試験配線、ｌ
１ ＝・−−−−共通配線、１２− ｔｘｔ ｚ−ｎ
：ｌ ３−１〜１３−ｍ・・・・・・ボンディング・パ
ッド、１４−１〜１４−ｍ・・・・・・配線。 ＄ ｌ ロ 茅 ２ 図 ３：１遵４ト手ヅフ。 ／ｌ；尺通配脈 ＄ ３ 回
及びＡ−Ａ’線断面図、第３図は第２図に示す半導体チ
ップの平面図である。 １・・・・・・パッケージ本体、２・・印・外部リード
、３・・・・・・セラＳツク製上蓋、４・・・・・・セ
ラミック製容器、５・・・・・・ガラス、６・・・・・
・ボンディング線、７・・川・メタライズ層、８・・・
・・・半導体チップ、９・・・・・・発振回路の半導体
回路部、１０−１〜１０−ｎ・・・山板試験配線、ｌ
１ ＝・−−−−共通配線、１２− ｔｘｔ ｚ−ｎ
：ｌ ３−１〜１３−ｍ・・・・・・ボンディング・パ
ッド、１４−１〜１４−ｍ・・・・・・配線。 ＄ ｌ ロ 茅 ２ 図 ３：１遵４ト手ヅフ。 ／ｌ；尺通配脈 ＄ ３ 回
Claims (1)
- 発振周波数及び又はデューティファクタを変化させうる
発振回路の半導体回路部と前記発振回路の出力に接続さ
れた被試験配線とが半導体基板に集積され、前記半導体
回路部と前記被試験配線のそれぞれに接続された複数の
導電性リードとを含んでなるエレクトロマイグレーショ
ン試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225257A JPS6283677A (ja) | 1985-10-08 | 1985-10-08 | エレクトロマイグレ−シヨン試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225257A JPS6283677A (ja) | 1985-10-08 | 1985-10-08 | エレクトロマイグレ−シヨン試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6283677A true JPS6283677A (ja) | 1987-04-17 |
Family
ID=16826474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225257A Pending JPS6283677A (ja) | 1985-10-08 | 1985-10-08 | エレクトロマイグレ−シヨン試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6283677A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02336A (ja) * | 1987-12-07 | 1990-01-05 | Nec Corp | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139383A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Testing method for semiconductor device |
| JPS52155066A (en) * | 1976-06-18 | 1977-12-23 | Mitsubishi Electric Corp | Screening method of thin metal film wirings of semiconductor device |
| JPS5447586A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Highly integrated element |
| JPS59168995A (ja) * | 1983-03-17 | 1984-09-22 | Mitsubishi Electric Corp | 記憶装置 |
| JPS603135A (ja) * | 1983-06-21 | 1985-01-09 | Nec Corp | 半導体記憶回路装置 |
-
1985
- 1985-10-08 JP JP60225257A patent/JPS6283677A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139383A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Testing method for semiconductor device |
| JPS52155066A (en) * | 1976-06-18 | 1977-12-23 | Mitsubishi Electric Corp | Screening method of thin metal film wirings of semiconductor device |
| JPS5447586A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Highly integrated element |
| JPS59168995A (ja) * | 1983-03-17 | 1984-09-22 | Mitsubishi Electric Corp | 記憶装置 |
| JPS603135A (ja) * | 1983-06-21 | 1985-01-09 | Nec Corp | 半導体記憶回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02336A (ja) * | 1987-12-07 | 1990-01-05 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02174255A (ja) | 半導体集積回路装置 | |
| JPS5994441A (ja) | 半導体装置の製造方法 | |
| US5175397A (en) | Integrated circuit chip package | |
| JPS6283677A (ja) | エレクトロマイグレ−シヨン試験装置 | |
| JPH0262069A (ja) | 半導体装置 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| US20050275099A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH02271547A (ja) | フィルムキャリヤ型半導体装置 | |
| JPH02183548A (ja) | 高密度集積回路パッケージ、集積回路支持体およびそれによって形成される相互接続カード | |
| JPS618939A (ja) | 半導体装置 | |
| JP4412437B2 (ja) | 半導体装置の識別方法 | |
| US5691243A (en) | Process for manufacturing composite semiconductor device | |
| JPS60120542A (ja) | 半導体装置 | |
| Lozano et al. | Test structures for MCM-D technology characterization | |
| JPH0425025A (ja) | 半導体装置 | |
| JPS5886738A (ja) | 半導体装置 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JP2005109127A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JPS63173342A (ja) | 半導体装置 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPH05333111A (ja) | 混成集積回路装置 | |
| JPH0430441A (ja) | 半導体装置 |