JPS628565A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造に関し、特に破壊強度を改善
した電力用半纏体集積回路の構造に関する。

〔従来の技術〕

オーディオ用パワーアンズ等の半導体集積回路では電力
増幅素子は数アンペア以上の電流と数ポルトル数十ボル
トの電圧とｔ用いる大電力動作で使用される。電力増幅
素子としてバイポーラトランジスタを用いる場合、負荷
短絡等の誤操作によりてバイポーラトランジスタに過大
電力が印加さｎると２次降伏を生じて、破壊する現象が
知らｎている。

２次降伏を生じない関係の電圧と電流の領域は安全動作
領域（以下ＳＯＡという）と呼ばｎている。バイポーラ
トランジスタのＳＯＡ’に拡大するための従来技術とし
てはエミッタ全複数の領域に分割し、そｎぞれのエミッ
タは安定化抵抗（エミッタバラスト抵抗）を介して並列
に接続する構造をとっている０他に、単体のバイポーラ
トランジスタでは第４因（２）に示すようにコレクタ３
として動作するシリコン基板上に気相成長したベース層
５円にエミッタ領域６全有し、このエミッタ領域６の周
囲にエミッタ領域６と同一不純物を拡散した環状領域７
で取り囲み、この環状領域７の外側にベース電極９全オ
ーミツクに接触せしめることによって、ベース層６中に
コレクタ３と環状領域７とに狭まｎて形成さｎるピンチ
抵抗１２七ベースに直列接続したベースバラスト抵抗と
して用い、ＳＯＡ拡大を図っている。この構造はＥＢＲ
構造と呼ばｎている。尚、エミッタ電極８はエミッタ領
域６にオーミックに接触している。

〔発明が解決しようとする問題点〕

上述した従来のエミッタバラスト抵抗を用いる構造では
、バラスト抵抗がトランジスタのエミッタに直列に接続
さｎているため飽和動作時におけるコレクターエミッタ
間残留電圧が増大し電力効率が悪化するという欠点があ
った。

また、第５図（２）に示した単体のバイポーラトランジ
スタのＥＢＲ構造ではピンチ抵抗１２によって５ＯＡｔ
拡大しているため、このピンチ抵抗１２を増加すると、
大電流領域におけるエミッタ接゛地電流増幅率（ｈｒｚ
）が著しく低下してしまい、出力電力が低下するという
欠点がある。すなわち、単体のＥＢＲ構造は第５図（槌
に示す等価回路のように表わせｎる。トランジスタ２０
のベースとベース電極９との間にはピンチ抵抗１２が挿
入さｎており、コレクタとコレクタ電極１０との間にも
コレクタ領域３として用いるシリコン基板にもとづく抵
抗１４ｂが介在し、ベース′ｉ４を極９とコレクタとの
間にダイオード］３が寄生している。ダイオード１３は
ベース電極９直下のベース層５とコレクタ３とのＰＮ接
合で動作するため、ダイオード１３のカンードはコレク
タに直接接続さｎる形となっている。一方ダイオード１
３のアノードはベース層５とコレクタ３とのＰＮＮ分会
うち最も高いベース電位の加わるベース電゛極９の直下
の分会が動作するため、実際のベースとの間にはピンチ
抵抗１２が介在している。このため、トランジスタが飽
和動作してコレクタの電位が低下した時、ピンチ抵抗１
２の電圧降下のために、ダイオード１３は容易に順方向
バイアスさｎてしまうこととなる。この順方向バイア及
の結果、エミッタ接地電流増幅率（ｈｎ：）の低下や出
力電力の低下ｒきたす。

〔問題点を解決するための手段〕

本発明の半導体装置は半導体基板表面に形成さｎたベー
ス及びエミッタとベースの外周で基板表面に露出するコ
レクタとを有するバイポーラトランジスタに於いて、ベ
ース領域中のエミッタ領域の外周にエミッタ領域と同導
電型の領域を有し、ベース電極はエミッタ領域と同導電
型の領域の外側で取シ出すとともに、コレクタ電極はベ
ース領域の外周で基板表面に露出する部分から取シ田し
た構造を有している。

〔作用〕

本発明によｎば、ベース領域中のエミッタ領域と同導電
型の領域の下部の部分はベースバラスト抵抗として作用
し、このエミッタ領域と同導電型の領域の外周部のベー
ス領域がコレクタ領域と形成するＰＮ接合がベース・コ
レクタ間のダイオードとして作用するが、コレクタ電極
はその更に外側の表面から導出さ扛ているため、ダイオ
ードと実際に動作するコレクタ部分との間に比較的太き
な抵抗が存在することとなる。このため、飽和動作に近
づいても、ピンチ抵抗とコレクタの抵抗との電圧降下に
よって、容易にはダイオードが順方向バイアスさｎるこ
とはない。従って、エミッタ接地電流増幅率（ｈｙＥ）
が高く、大きな出力電力が得らｎるトランジスタを得る
ことができる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１因（ａ）は本発明の一実施例である電力用集積回路
の出力トランジスタ部の断面図であシ、同図（ｂ）はそ
の平面図である。表面に高濃度のＮ型コレクタ埋込領域
２が形成さｎたＰ型半導体基板ｌ上に低濃度のＮ型コレ
クタ領域３全有し、その内部にＰ型ベース領域５及び高
＃度Ｎ型エミッタ領域６を有し、こｎらでＮＰＮ　）ラ
ンジスタ１１の基本的講成を形成している。Ｐ型ベース
領域５にはエミヴタ領域６ｔ−取り囲んで高濃度のＮ型
ゲート７を有し、このＮ型ゲート７の下のベース領域５
がピンチ抵抗１２として作用している。ピンチ抵抗１２
の一方の端子１５ａはＰ型ベース領域５の実際のベース
として動作する部分であり、他方の端子１５ｂはベース
電極９に接する部分である。

コレクタ領域３の表面からはコレクタ埋込領域２に達す
る高濃度Ｎ型領域４が形成さｎており、コレクタ電極１
０はこの高濃度Ｎ型領域４から取シ出さｎている。本実
施例によｎば、トランジスタ１１のベース領域５には従
来の単体のトランジスタで使用さｎるＥＢＲ型ピ型ピン
抗抵抗１２入されているため、エミッタ各部の電流密度
が均一化さｎ５ＯＡが拡大さｎている。第２図はこの第
１図に示した実施例のトランジスタの等価回路を示した
ものである。ダイオード１３はピンチ抵抗１２のコレク
タ電極部４と隣接しているＰ型領域１５ｂとコレクタ領
域３との間に生じたダイオードであり、抵抗１４ａ及び
抵抗１４ｂは高濃度のＮ型コレクタ埋込領域２及び高濃
度Ｎ型コレクタ電極部４によるコレクタシリーズ抵抗で
ある。トランジスタ１１を大電流領域で動作させたとき
、ベース電流がＥＢＲ型ピ型ピン抗抵抗１２全流ｎとに
よってベース端子９の電位が上昇する。しかし、端子１
５ｂの電位はコレクタ直列抵抗１４ａと１４ｂによって
分圧さｎた電位に定まるため、端子１５ｂをコレクタ電
極部４に隣接させることによって抵抗１４ｂを小さくし
、端子１５ｂの電位を高くして、ダイオード１３のオン
を防ぐことができる。

第３図は第２の実施例のＮＰＮトランジスタの断面図を
示すもので、第１図の実施例と異なる点は高濃度Ｎ型コ
レクタ埋込領域２を２つに分離することによってコレク
タシリーズ抵抗１４ａｋ積極的に太きくり、ＥＢＲ型ピ
型ピン抗抵抗１２子１５ｂの電圧金高くして、大きなバ
ラスト抵抗を入ｎてもダイオード１３がオンすること金
防いでいる。

〔発明の効果〕

以上、説明したように本発明はバラスト川ピンチ抵抗を
コレクタ！＠！、部に隣接配置することによ、９、ＳＯ
Ａが大きく、シかも大電流領域においてもｈｙｚが低下
しない電力増幅用半導体装置を得ることができる。

【図面の簡単な説明】

第１図（４）及び（Ｂ）は本発明の第１の実施例である
電力用集積回路の出力トランジスタの断面図及び平面図
、第２図は第１図の実施例の等価回路図、第３図は本発
明の第２の実施例である電力用集積回路・の出力トラン
ジスタの断面図、第４図は第３図に示した本発明の第２
の実施例の等価回路図である。第５図（２）は従来のＥ
ＢＲ構造のトランジスタの断面図、同図（Ｂ）はその等
価回路−である。 １・・・・・・Ｐ型半導体基板、２・・・・・・高濃度
Ｎ型コレクタ埋込領域、３・・・・・・低濃度Ｎ型コレ
クタ領域、４・・・・・・高濃度Ｎ型領域、５・・・・
・・Ｐ型ベース領域、６・・・・・・高濃度Ｎ型エミッ
タ領域、７・・・・・・高濃度Ｎｍゲート、ｓ・・・・
・・エミッタを極、９・・・・・・ベース電極、１０・
・・・・・コレクタ電極、１１・・川・ＮＰＮ　トラン
ジスタ、１２・・・・・・ピンチ抵抗、１３・・・・・
・ダイオードｓ　　１４ａｔ１４ｂ・・・・・・コレク
タシリーズ抵抗、１５ａ・・・・・・ピンチ抵抗の１端
子、１５ｂ・・・用ピンチ抵抗の他端子。

Claims (1)

【特許請求の範囲】
1. 一導電型のコレクタ領域が逆導電型のベース領域の外周
   表面に露出した構造のトランジスタを含む半導体装置に
   おいて、前記ベース領域中に形成された前記一導電型の
   エミッタ領域の外周部に前記一導電型の付加領域を有し
   、ベース電極はこの付加領域の外周部で導出されるとと
   もにコレクタ電極は前記コレクタ領域の前記外周表面に
   露出した部分から導出されていることを特徴とする半導
   体装置。