JPS6286584A - ディジタル信号記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＰＣＭ信号の記録再生に係り、轡に唱転ヘッド
を用いたテープレコーダに好適なＰＬ’Ｍ信号記録再生
装置に関する。

〔発明の背景〕

音声をＰＣＭ信号に変換して磁気テープ上に記録再生す
るＰＣＭ信号記録再生装置は、音声を高品質で記録する
ことができ、コピーを行なっても品質が劣化しないとい
う特長がある。

このＰＣＭ信号記録再生装置の一方式として、特開昭５
９−１６１１１号に記載のような回転ヘッドを用いる方
式がある。この方式では、トラックピッチを狭くできる
ため記録密度を高くすることができる。

このようなＰＣＭ信号記録再生装置では、　ＰＣＭ信号
の記録または再生と〜０変換器からの入力またはＤ／Ａ
変換器への出力を同時に行なう必要−がある。入出力は
、サンプリング周期で常時性なう必要があり、記録再生
は別の周期で行なう必要がある。特に、再生時には再生
信号に含まれるジッタ成分をＲＡＭへの書込み時に吸収
する必要がある。さらに、記録時の誤り訂正符号の付加
及び再生時の誤り訂正も同時に行なう必要がある。そこ
で、従来は特開昭５９−１６１１１号り記載のように２
系統の票を用意し、記録再生側と入出力側で交互に切換
えて使用していた。

〔発明の目的〕

本発明の目的は、１系統の票で記録または再生を行なう
ことのできるＰＣＭ信号記録再生装置を提供することに
ある。

〔発明の概要〕

本発明は、ＲＡＭのアクセススロットを２橿腺のスロッ
トに分け、第１のスロットで記録信号の絖出しまたは再
生信号の書込みを行ない、第２のスロットでＮ０変換器
、　Ｄ／Ａ変換器への入出力及び誤り訂正符号の付加、
誤り訂正を行なうことにより１系統の＆Ｗで記録または
再生を行なう。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明する。

第１図は、入力端子２８より入力される記録４生切換信
号によりＰＣＭ信号の記録または再生を行な５　ＰＣＭ
信号記録再生装置である。まず、記録を行なう場合につ
いて説明する。

記録時には、入力端子２６より入力されたアナログ信号
が〜Φ変換器２５によりＰＣＭ倍信号変換へれる。なお
、入力信号は他のλ刃信号再生装置より出力されるＰＣ
Ｍ倍信号るいはＰＣＭ信号以外のディジタル信号であっ
てもよい。この場合にはＶＤＫ換器′？５は不用である
。これは出力時も同様である。Ａ／Ｄ変換器２５により
変換されたＰＣＭ信号は、パスライン２０を通してＲＡ
Ｍ２１に書込まれる。この時のＲＡＩｌｄ２１の書込み
アドレスは入出力アドレス生成回路１７により生成され
る。

なお、ＲＡＭ２１へのＰＣＭ倍信号曹込み時に、同時に
誤り補正回路２５を通してＤ／Ａ変換器２４に入力する
ことにより、出力端子２７より記録信号のモニタを行な
うことができる。この時には、誤り補正回路２５は動作
しないように制御しておけ（＄よい。

ＲＡＭ２１に書込まれたＰＣＭ倍信号、訂正アドレス生
成回路１６で生成されるアドレスに従って読出され、パ
スライン２０を通して誤り訂正回路２２に入力されて誤
り訂正符号の生成が行なわ泌。

すなわち、誤り訂正回路２２１ヱ、記録時には誤り訂正
符号の生成が行なわれ、再生時には誤り訂正符号によっ
て再生信号中の誤りの訂正を行なう。誤り訂正回路２２
右工、入力されたＰＣＭ信号に基づいて誤り訂正符号を
生成し、生成された誤り訂正符号をＲＡＭ２１　ＶＣＩ
’込む。

誤り訂正符号の生成が行なわれた後に、部Ｍ２１に記憶
されているＰＣＭ倍信号び誤り訂正符号は記録再生アド
レス生成回路１１で生成されるアドレスに従って読み出
され、パスライン２０及びインターフェース回路６を通
して記録回路５に入力される。記録回路５では、同期信
号、割部信号等の付加及び変調が行なわれる。そして。

記録アンプ４によって増幅された後に回転ヘッド２によ
って磁気テープ１上に記録される。回転ヘッド２は、シ
リンダ上に１８００対向して取付けられたＡ、８２個の
ヘッドによって構成され℃いる。磁気テープ１はシリン
ダに巻付けられ℃おり、巻付は角は通常１８００以下、
例えば９００である。そして、ヘッドが磁気テープ上に
きた時に信号が記録される。

タイミング生成回路１５は発振回路１４で発振へれるク
ロックによって各部の制御を行なうタイミング信号を発
生する。発振回路１４の発振局代数は、ＰＣＭ倍信号サ
ンプリング周波数の整数倍に選ばれる。発振回路１０で
は記録信号の伝送レートに対志した周波数のクロックが
発掘されるいそして、このクロックに従ってＰＣＭ信号
及び誤り訂正符号を順次記録してい（。切換回路１８゜
１９はＲＡＭ２１のアドレスを切換えるものである。

また、サーボ回路１５は回転ヘッド２の回転位相の制御
を行なう。位置検出回路１２はシリンダの位置を示す基
準信号によりシリンダの位相を検出する。そして、この
基準信号に従りて記録のタイミングを決定する。

第２図は磁気テープ１上の記録パターンである。５０は
１本のトラックを示している。１トラツクには、ＰＣＭ
信号及び誤り訂正符号が複数値のブロック、例えば１２
８六ツクに分割されて記録されている。第５図は１ブロ
ツクの構成である。５１は同期信号、５２はＰＣＭ信号
に関連した制御信号、５５は何番目のブロックであるか
を示＄ブロックアドレス、５４はＰＣＭ倍信号び誤り訂
凪符号である。

栗４図は、記録時のＰＣＭ信号の入力、誤り訂正符号の
生成及び記録のタイミングを示し℃いる。３５はｖＤｘ
換器２５よりＲＡＭ２１への書込みタイミング、５６ハ
誤り訂正符号の生成のタイミング、５７はサーボ回路１
５０基準信号、５８は回転ヘッド２の位置検出信号、５
９はＲＡＭ２１より記録回路５への読出しタイミング、
　４０は磁気テープへの記録タイミングである。５５，
５６．５９における数字はＲＡＭ２１の記憶領域を示し
ている。すなわちＲＪ％！ｖｉ２１）Ｘ　４　）ラック
分のにＮ信号及び誤り訂正符号を記憶する容量を持って
おり、それぞれ慕１の領域、第２の領域、第５の領域、
第４の領域としている。また、４０におゆるＡ、Ｂは記
録するヘッドを示している。Ａ／Ｄ変換器２５より助板
２１への書込みは、サンプリング周波数に応じた一定の
周期で行なわれる。例えば、　ＰＣＭ信号のサンプリン
グ周波数を４８）Ｇ（ｚとし、２チヤンネルのＰＣ：Ｍ
信号を記録するとすると、約１０μｓｅｃに１回書込み
を行なう必要がある。ここで、調２１のアクセス周波数
をサンプリング周波数の６４倍、すなわち５　、０７２
ＭＨｚとし、量子化ビット数１６ビ、トのＰＣＭ信号を
８ビット単位で書込むとすると、５２回のアクセスに２
回の割合で書込みを行なう必要がある。Ｎ０変換器２５
よりＲＡＭ２１への書込みを工、５５に示すように回転
ヘッドの１回転（５６０Ｇ）で第１及び第２の領域へ書
込み、丸の１回転で第５及び第４の領域へ書込まれる。

この時、５６に示すように前の回転で第１及び第２の領
域へ書込まれたＰＣＭ倍信号対して誤り訂正符号の生成
が行なわれる。第５及び第４の領域に書込まれたＰＣＭ
倍信号ついても、同様に久の１回転で誤り訂正符号の生
成が行なわれる。

誤り訂正符号の生成が行なわれた後に、ＰＣＭ信号及び
誤り訂正符号は５９のタイミングでＲＡＩｌｄ２１より
読出され、４０のタイミングでａステープ１上に記録さ
れる。記録のタイミングは位置検出信号５８を基準とし
て決められる。位置検出信号５８は１回転ヘッドが００
の位ｔ（ヘッドＡが磁気テープ１上を走査し始める位置
）を示している。

サーボ回路１３ではタイミング生成回路１５によって生
成された基準信号５７の立下りと位置検出信号５８が一
致するように回転ヘッド２０回転位相を制御する。そし
て、記録再生アドレス生成回路１１″ＣｔＳ位置検出信
号５８を基準として記録タイミングを決定し、ＲＡＭ２
１よりＰＧＭ信号及び誤り訂正符号の読出しを行なう。

この読出しは、発振回路１０で発振される記録レートに
対応した周波数で行なわれる。なお、位置検出信号Ｓ８
の位置は、００以外の位置であってもよい。また、風り
訂正符号の生成のタイミング５６と記録時の胱出しタイ
ミング５９が一部重なっているが、誤り訂正符号の生成
の順序と記録の順序を一致させておけば、記録時には既
に記録するＰ（ｌ信号に対する誤り訂正符号の生成を終
わっているため問題ない。

第５図は、切換回路１９の切換タイミング、すなわち記
録のためのＰＧｖｉ信号及び誤り訂正符号の読出しとＮ
０変換器　２５よりのＲＡＭ２１への膏込み及び誤り訂
正符号の生成の切換タイミングである。４１は切換回路
１９の制御信号、４２は部Ｍのスロットである。ここで
、制御信号４１が１”の時に切換回路１８を選択し、“
０”の時に記録再生アドレス生成回路１１を選択すると
する。すｌわち、スロット４５ではＮつ変換器２５より
ＲＡＭ２１への書込み及び誤り訂正符号の生成を行ない
。

スロッ）４４Ｔ５工記録のためのＲＡＭｚ　１からのＰ
ＣＭ。

信号及び誤り訂正符号の読出しを行なう。

第６図は、切換回路１８の切換タイミング、すなわち、
んΦ変換器２５よりＲＡＭ２１への書込みと誤り訂正符
号の生成の切換タイミングである。

４５は切換回路８０制御信号であり、°ぜの時に入出力
アドレス生成回路１７を選択し、“０”の時に訂正アド
レス生成回路１６を選択する。前述のように、ＰｃＭ信
号の書込みは、６４スロツトに２スロツトの割合で行な
えばよい。スロット４３について見ると、１６スロツト
に２スロツトの割合で行なえばよい。本英雄例では、後
述する再生時との兼用を考えて、ＡＩＤＫ換器２５より
ＲＡＭ２１へのＰＣＭ信号の薔込みに１６スロツトの内
の４スロツトを割当てている。そして、残りの１２スロ
ツトで誤り訂正符号の生成、すなわち、ＲＡＭ２１と誤
り訂正回路２２との間のデータの転送を行なう。

第７図はインターフェース回路６の動作タイミングであ
る。４６は記録回路５に入力される記録データのタイミ
ングである。数字はデータの番号を示している。記録回
路５では、予め設定されている伝送レートでデータの記
録を行なう。

ＲＡＭ２１のアクセス速度は、この記録伝送レートに対
して２倍以上の速度となるように設定する。

本実施例では、記録伝送レートを約１ＭＨ２としており
、崩■のアクセス速度（５，０７２Ｍｉ−１ｘ　）が約
５倍となるようにしている。インターフェース回路６で
は、スロット４４でＲＡＭ２１より読出されたＰＬ’Ｍ
信号及び誤り訂正符号が一ム葦すような記録伝送レート
になるようにデータレートの交換を行なう。

第８図はインターフェース回路６の酵成例で・ある。５
５〜５９はラッチ回路、６０はアンド回路。

６１はインバータである。また、５０はＲＡＩＶ１２１
から読出さｎたデータの入力端子、５１はスロットの切
換信号４１の入力端子、５２は読出し要求信号の出力端
子、５５は記録回路５へのデータの出力端子、５４は記
録伝送レートに同期したクロックの入力端子である。以
下、第９図のタイミング図に従って８８図のインターフ
ェース回路の動作を説明する。ラッチ回路５６”（”）
Ｘ、入力端子５４より入力されるクロック６６によりで
データを順次ラッチして出力端子５５より出力する。し
たがって、ラッチ回路５６でラッチする時に記録データ
がＲＡＭ２１より読出されているように読出しを制御す
る。ラッチ回路５６でデータをラッチした時ラッチ回路
５８の出力信号６５は１１”となる。この出力信号６５
をラッチ回路５９でラッチし、アンド回路６０でラッチ
回路５９の出力と入力端子５１Ｊ：り入力されるスロッ
トの切換信号４１の論理績によりラッチ回路５５のラッ
チクロック６４を生成する。

ラッチ回路５５１ヱラツチクロツク６４の立上りでＲＡ
Ｍ２１より読出されたデータをラッチする。６Ｓはラッ
チ回路５５の出力を示している。ラッチ回路５５でデー
タをラッチした時、ラッチ回路５７の出力が＠１”とな
り、ラッチ回路５８をクリアし。

出力信号６５を＠０′にする。また、ラッチクロッり６
４バインバータロ１で反転され、出力端子５２より出力
される読出し要求信号６２を生成する。記録再生アドレ
ス生成回路１１チエ、続出し要求信号６２が・１−にな
るとＲＡＭ２１のアドレスを１つ進め２次のデータをＲ
ＡＭ２１より読出す。このようにして、第７図に示した
データレートの変換を行なう。

以上述べたように、　ＲＡＭ２１における記録時の記録
信号の読出しと〜Φ変換器よりのＰＣＭ信号の書込み及
び誤り訂正符号の付加に専用のＲＡＭスロットを割当て
ることにより、１系統のＲＡＭでＰＣＭ信号の記録を行
なうことができる。

次に、第１図のＰＣＭ信号記録再生装置において再生を
行なう場合について説明する。

再生時には、入力端子２８より入力される記録再生切換
信号により、切換回路５が再生側に切換えられ、回転ヘ
ッド２によって再生された再生信号は再生アンプ７によ
って増幅及び波形等化が行なわれた後に再生回路８に入
力される。

なお、記録再生切換信号ｋ”Ｌ　、　ＲＡＭ２１の動作
タイミンクの切換、誤り訂正回路２２の動作の切換及び
Ａ／Ｄ変換器２５の動作の禁止も行なう。

再生回路８では、ＰＣＭ信号及び誤り訂正符号の復調及
び同期信号、側副信号の検出を行なう。

再生回路８で復調されたＰＣＭ信号及び誤り訂正符号は
、インターフェース回路９及びパスライン２０を介して
ＲＡＭ２１に書込まれる。書込み時のＲＡＭ２１のアド
レスは、再生回路８で検出された同期信号及び制御信号
中のブロックアドレスを基準として記録再生アドレス生
成回路１１で生成する。

ＲＡＭ２１に書込まれたＰＣＭ信号及び誤り訂正符号は
、訂正アドレス生成回路１６で生成されるアドレスに従
って読出され、パスライン２０を通して誤り訂生回路２
２に入力されて誤り訂正が行なわれる。誤り訂正回路２
２で訂正されたＰＣＭ信号は、再びＲＡＭ２１　Ｋ　＠
込まれる。

誤り訂正が行なわれたＰＣＭ信号は、入出力アドレス生
成回路１７で生成されるアドレスに従ってＲＡＭ２１よ
り読出され、パスライン２０を通して誤り補正回路２５
に入力される。誤り補正回路２５では、誤りできなかっ
た誤りについて、前後の値の平均値で置き喚える平均値
補間等の誤り補正を行ない、　Ｄ／Ａ変換器２４に出力
する。そしてＤ／Ａ変換器２４でアナログ信号に変換し
て出力端子２７より出力する。なお、再生されたＰＣＭ
信号は、アナログ信号に変換せずに、そのまま他のＰＧ
Ｍ機器に出力してもよい。

記録再生アドレス生成回路１１．訂正アドレス生成回路
１６及び入出力アドレス生成回路１７におけるアドレス
の生成は、記録時に生成させるアドレスと再生時に生成
されるアドレスが同じであるため、記録時と再生時で同
一回路を共用することができる。

第１０図は、再生時の信号の再生、誤り訂正及びＰＣＭ
信号の出力のタイミングを示している。

７０は磁気テープ１よりの再生タイミング、７１は再生
回路８よりＲＡＭ２１への畜込みタイミング。

７２は誤り訂正タイミング、７５はＲＡＭ２１より誤り
補正回路２５への読出しタイミングである。磁気テープ
１よりの信号の再生は、基準信号５７と同期して行なわ
れる。そして、タイミング７１でＲＡＭ２１の第１から
第４の領域の順次書込まれる。

ＲＡＭ２１　Ｋ書込まれた再生信号について、タイミン
グ７２″Ｃ＊り訂正を行なう。なお、再生信号の薔込み
と誤り訂正のタイミングが一部重なっているが、再生の
順序と誤り訂正の順序を一致させておけば問題ない。誤
り訂正が行なわれたＰＣＭ信号は、次の回転ヘッドの１
回転（５６０Ｇ）で出力される。

切換回路１８及び１９の切換タイミングは記録時と同一
でよい。すなわち、第５図のスロット４５で誤り訂正及
びＲＡＭ２１より誤り補正回路２５へのＰＬ、’Ｍ倍信
号読出しを行ない、スロット４４で再生信号のＲＡＭ２
１への書込みを行なう。スロット４５ｚ家、第６図に示
すように、１６スロツトの内の４スロツトをＰＣＭ信号
の読出しに、１２スロツトを誤り訂正時のＲＡＭ２１と
誤り訂正回路２２との間のデータの転送に１ｌｌＪ当て
る。ＰＣＭ信号の読出しは、１回の胱出しで、１ワード
１６ピツトのＰＣＭ信号の上位８ビツト、下位８ビツト
及び読出したＰＣＭ信号が誤っているかどうかを示す２
個のフラグの４個のデータを読出す。すなわち１回の読
出しでＲＡＭ２１を４回アクセスする。

第１１図はインターフェース回路９の動作タイミングで
ある。７４は再生回路８より出力される再生データのタ
イミングであり、再生伝送レートは記録時と同様に約Ｉ
ＭＨｚである。第１１図に示すように、再生時には記録
時の第７図の変換の逆の変換を行なう。

第１２図はインタフェース回路９の構成例である。８４
〜８８はラッチ回路、８９ハバツフアである。また、８
０は再生回路８から出力された再生データ７４の入力端
子、８１は再生データに同期した再生クロックの入力端
子、８２はＲＡＭ２１へのデータの出力端子、８３はス
ロットの切換信号４１の入力端子である。以下、第１５
図のタイミング図に従って第１２図のインターフェース
回路の動作を説明する。ラッチ回路８４乃工、入力端子
８０より入力された再生データ７４を入力端子８１より
入力された再生クロック９０でラッチする。９１はラッ
チ回路８４の出力を示し℃いる。ラッチ回路８４でデー
タをラッチした時、ラッチ回路８６の出力信号９２は１
１”となる。この出力信号９２をラッチ回路８８でスロ
ット切換信号４１によりラッチし、アンド回路６０でラ
ッチ回路８８の出力とスロット切換信号４１の論理積に
よりラッチ回路８５のラッチクロック９５を生成する。

９４はラッチ回路８５の出力を示している。ラッチ回路
８５でデータをラッチした時、ラッチ回路８７の出力は
ｍｉｓとなり、ラッチ回路８６をクリアし、出力信号９
２を１０″″にする。バッファ８９は、スロット切換信
号４１が“０′の時、すなわち、スロット４４の時にラ
ッチ回路８５にラッチされている再生データを出力端子
８２よりＲＡＭ２１　Ｋ出力する。このようにして、第
１１図に示したデータレートの変換を行なう。

以上述べたように、ＲＡＭ２１における再生時の再生信
号の書込みと誤り訂正及びＰＣＭ倍信号出力に専用のＲ
ＡＭスロットを割当てることにより１系統のＲＡＭでＰ
ＣＭ信号の再生を行なうことができる。また、記録時と
再生時で調アドレス生成回路を共用することができる。

なお、切換回路１８及び１９は、１個の５人力の切換回
路を用いてもよい。

第１４図は本発明のＰｃＭ信号再生装置の一実施例であ
る。動作は第１図の回路の再生時と同じである。すなわ
ち、第１図のＰＣＭ信号記録再生装置より記録回路及び
Ｎつ変換器を取除くことによって再生専用回路を構成す
ることができる。

また、記録専用回路も同様に再生回路及び誤り補正回路
、　Ｄ／Ａ変換器を取除（ことによって構成できる。

第１５図は、本発明のＰＬ、’Ｍ信号記録再生装＃にお
いてＰＣＭ信号の他にタイムコード等のサブコードを記
録再生する場合の一実施例である。１００はサブコード
アドレス生成回路、１０１は切換回路、１０２はサブコ
ード入出力回路である。

記録時には、入出力端子１０５よりサブコードが入力さ
れ、サブコード入出力回路１０２を介してＲＡＭ２１に
書込まれる。この時の書込みアドレスは、サブコードア
ドレス生成口１！％１１によって生成される。そして、
ＰＣＭ信号及び誤り訂正符号と共にＲＡＭ２１より読出
されて磁気テープ１上に記録される。サブコードのＲＡ
Ｍ２１への書込みは、スロット４４の空いている時間を
利用すればよい。スロット４４４！ＲＡＭ２１より記録
回路５へのデータの続出しに用いられているが、ヘッド
ＡまたはＢが磁気テープ１に接していない９０００間は
読出しは行なわれない。そこで、この時間にサブコード
のＲＡＭ２１への書込みを行なうことができる。第１６
図は、サブコード入力のタイミングを示している。１０
４は切換回路１０１０制御信号である。制御信号１０４
が＠０”の時には、切換回路１０１は記録再生アドレス
生成回路１１を選択し、データの記録を行ない、制御信
号１０４が＠１ｍの時には、切換回路１０１はサブコー
ドアドレス生成回路１００を選択し、サブコードの七Ｎ
２１への書込みを行なう。

再生時には、　ＰＣＭ倍信号び誤り訂正符号と共ＫｆＢ
気テープ１より再生され、　ＲＡＭ２１に舊込まれてい
るサブコードをサブコードアドレス生成回路１００で生
成されるアドレスによって読出し１サブコ一ド入出力回
路１０２を介して入出力端子１０５より出力する。サブ
コードの読出しタイミングは、記録時と同様にスロット
４４の空いている時間を利用すればよい。

ＲＡＭ２１のサブコードを記憶する領域は、専用の領域
を用いてもよいが、誤り訂正符号を記憶する領域を用（
Ｓることもできる。例えば、ＲＡＭ２１の第１または第
２の領域を用いて記録再生を行なっている時、第５及び
第４の領域ではＰＬ’Ｍ信号の入力または出力を行なっ
ている。すなわち、第５及び第４の領域では誤り訂正符
号を付加する前のＰＣＭ信号を書込んでいるが、誤り訂
正後のＰＣＭ信号を読出している。したがって、第５ま
たは第４の領域の誤り訂正符号を記憶する領域にサブコ
ードを記憶しておいても問題ない。このようにすること
により、　ＲＡＭ２１の記憶容量を増加することなくサ
ブコードを記憶することができる。

なお、第１５図の回路の切換回路１８，１９，１０１は
、４人力の１個の切換回路を用いてもよい。

以上述べたように、第１５図の回路によれば。

１系統の垢のみによって、　ＰＣＭ信号と同時にＰＣＭ
倍信号関連したタイムコード等のサブコードも記録再生
することができる。

〔発明の効果〕

本発明によれば、１系統のＲＡＭでＰＣＭ信号の記録再
生を行なうことができる。また、サブコードの記録再生
にも対応することができる。

【図面の簡単な説明】

第１図は本発明のＰＣＭ信号記録再生装置の一実施例の
構成図、第２図は磁気テープ上の記録パターン図、第５
図はブロック構成図、第４図は記録時のタイミング図、
第５図は切換回路１９のタイミング図、第６図は切換回
路１８のタイミング図、３３８７図はインターフェース
回路６のデータ変換を示す図、第８図はインターフェー
ス回路６の一購成例を示す図、第９図は第８図の回路の
タイミング図、第１０図は再生時のタイミング図、第１
１図はインターフェース回路９のデータ変換を示す図、
第１２図はインターフェース回路９の一構成例を示す図
、第１５図４１′ｍ１２図の回路のタイミング図、第１
４図は本発明のＰＣＭ信号再生装置の一実施例の構成図
、第１５図は本発明のＰＣＭ信号記録再生装置の他の一
実施例の構成図、第１６図は第１５図の回路の記録時の
タイミング図である。 ５・・・記録回路 ６．９・・インターフェース回路 ８・・・再生回路 １０．１４・・・発撮回路 １１・・・記録再生アドレス生成回路 １５・・・タイミング生成回路 １６・・・訂正アドレス生成回路 １７・・・入出力アドレス生成回路 １８．１９・・・切換回路 ２１・・・肋Ｎ ２２・・・誤り訂正回路 ２５・・・誤り補正回路 ２４・・・Ｄ／Ａ変換器 ２５・・・〜Φ変換器 １００・・・サブコードアドレス生成回路１０１・・・
切換回路

Claims (1)

1. 【特許請求の範囲】 １、ＰＣＭ信号、ＰＣＭ信号の誤りを訂正する誤り訂正
   符号及びＰＣＭ信号に関連した信号を記録媒体に記録再
   生する記録再生回路と、記録再生するＰＣＭ信号及び誤
   り訂正符号を記憶しておく記憶回路と、前記記憶回路の
   書込み及び読出し時のアドレスを制御するアドレス制御
   回路と、記録時の誤り訂正符号の生成及び再生時の誤り
   訂正を行なう訂正回路よりなるＰＣＭ信号記録再生装置
   において、前記アドレス制御回路は、記録再生時のＰＣ
   Ｍ信号の読出しまたは書込みアドレスを生成する記録再
   生アドレス生成回路と、前記訂正回路との間のデータの
   転送を行なうためのアドレスを生成する訂正アドレス生
   成回路とＰＣＭ信号の入出力のための書込みまたは読出
   しアドレスを生成する入出力アドレス生成回路と前記記
   憶回路の偶数番目または奇数番目のアクセス時には前記
   記録再生アドレス生成回路で生成されたアドレスを出力
   して記録再生のための前記記憶回路におけるＰＣＭ信号
   及び誤り訂正符号の読出しまたは書込みを行ない前記記
   憶回路の奇数番目または偶数番目のアクセス時には前記
   訂正アドレス生成回路及び入出力アドレス生成回路で生
   成されたアドレスを出力して前記記憶回路と前記訂正回
   路との間のデータの転送及びＰＣＭ信号の入出力を行な
   うアドレス切換回路を設けたことを特徴とするＰＣＭ信
   号記録再生装置。 ２、特許請求の範囲第１項記載のＰＣＭ信号記録再生装
   置において、さらにＰＣＭ信号に関連したサブコードの
   入出力時の前記記憶回路の書込みまたは読出しを行なう
   ためのアドレスを生成するサブコードアドレス生成回路
   と、前記記録再生アドレス生成回路で生成されたアドレ
   スを前記記憶回路に出力する偶数番目または奇数番目の
   アクセスにおいて記録再生を行なっていない時に前記サ
   ブコードアドレス生成回路で生成されたアドレスを前記
   記憶回路に出力してサブコードの入出力を行なうアドレ
   ス切換回路を設けたことを特徴とするＰＣＭ信号記録再
   生装置。 ３、特許請求の範囲第１項または第２項記載のＰＣＭ信
   号記録再生装置において、前記記憶回路のアクセスサイ
   クルを記録再生時の伝送レートの２倍以上にすることを
   特徴とするＰＣＭ信号記録再生装置。