JPS6286865A - Ｍｏｓ型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はΔ１０８型トランジスタに関し特にそのゲー
ト１！極の構造に関するものである。

〔従来の技術〕

従来のＭＯＢ型トランジスタは第２図に示すようにｎチ
ャネルタイプトランジスタを例にとるとｐ型基板■の上
にソース領域■、ドレイン領域■、ゲート酸化膜■、ゲ
ートｘｉ■からなる構造をとるのが通例であり、ゲー）
［極■には通常ポリシリコンが用いられてきた。しかし
ながら−リシリコンｆ）　厚すｆ　５０００Ａ程度にし
てもそのシート抵抗が２０Ω１０程度にしか下げられな
いので第８図に示スヨウにポリシリコン■とＷ、Ｔｉ、
ＭＯ或はＷＳｉ２゜Ｔｉ８ｉ１　、　Ｍｏ８ｉ、のよう
な高融点金属或はそのシリサイドの層のがポリシリコン
と重ねられて用いられつつありそれによってゲート電極
の抵抗が５Ω／口まで下げられてきた。

〔発明が解決しようとする問題点〕

ところが最近トランシフタの高速動作が求められ、特に
メモリの統み出し速度などはこのゲート電極抵抗の低減
が特に効果的なことがわかってきたがその解決策は妥当
なものはない、なぜなら高融点金属或はそのシリサイド
の層■″ｆｃ厚くすることが低抵抗化に有効であるよう
に思えるがこの厚さを厚くするとゲート長■の制御性■
低下或はそのヌトレスによって■１のバラツキの増大を
引き起すからである。

本発明は上記のような低抵抗化の確立のために考案され
たものでゲート電極の抵抗の低減を実現を可能とするこ
とを目的とするものである。

〔問題点を解決するための手段〕

本発明に係る装置をポリシリコンと高融点金属の層を何
層かの層にしたものである。

〔作用〕

上記の手段によって得られる多層のゲート電極はその抵
抗の低減を可能にし、その層の種み重ねによって１Ω／
口以下のシート抵抗をも可能にしひいてはトランジスタ
の高速動作を可能にするものである。

〔発明の実施例〕

第１図は本発明の代表的な電極構造を表わす断面図であ
ってゲート酸化膜■の上にポリシリコン層■、高融点金
属層又はそのシリサイド層■、再びポリシリ；ン層［相
］、再び高融点金属層又はそのシリサイド層■積層した
ものである。この層は目標とする低抵抗値を得るのに何
層にも重ねることが可能である。

本発明は半導体集積回路の中の電気信号を伝える抵抗体
の抵抗の低いことが要求される前記一実施例以外の他の
箇所の構造としても使い得る。

〔発明の効果〕

このような多層構造はトランジスタの高速動作特に集積
回路の信号伝達の速度を速くシ、装置を高性能にするこ
とに大きな効果が与え得る。

【図面の簡単な説明】

第２図は従来のＭＯＳ型トランジスタの電極溝のシリサ
イドを重ねたトランジスタの電極構造１第１図は本発明
の一実施例になるＭＯＳ）ランジスタの電極構造を示す
。 図中、（１）はドレイン領域、（３）はゲート酸化膜、
（４）はリース領域、（５）はｐ型シリコン基板、（６
）　、　Ｏｆ）はポリシリコン層％　（９）　ｌ　Ｑυ
は高融点金属層またはそのシリサイド層である。 図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　ゲート電極をポリシリコンと金属或は金属シリサイド
   の多層構造によつて構成したことを特徴とするＭＯＳ型
   トランジスタ。