JPS6286909A - 可変利得増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は　可変利得増幅器に係り、さらに詳しくは、低
電源電圧時に５回路素子であるトランジスタに飽和が生
じないようにした可変利得増幅器に関するものである。

〔発明の背景〕

光伝送モジュール等に用いる受信回路の可変利得増幅器
としては、広帯域、高利得、低雑音。

広いダイナミック等と、多くの相反する要求がち乃、回
路の安定性から帰還壓の増幅器を用いることは難しいた
め、カスコード型の差動増幅器が用いられる。ところが
、この回路構成を用いて可変利得増幅器（以下ＡＧＣ増
幅器と称する）を構成すると、回路素子であるトランジ
スタの飽和の問題が生じる。そのため、電源電圧を高く
とり、トランジスタの飽和を回避しているのが現状であ
る。具体的には、帯域制限の要因となるミラー効果を回
避するため、増幅トランジスタのコレクタと負荷抵抗器
の間にトランジスタを挿入したカスコード型増幅器が用
いられてきた。このカスコード型増幅器を差動増幅し、
かつ利得可変となるように、利得の異なる前記カスコー
ド型増幅器を構成すると、第３図に示す回路の如くとな
る。第５図の回路は特公昭５９−２０２０１号公報で既
に知られているものであるが、以下にその構成並びに作
用について説明する。

第６図において、ＡはＡＧＣの制御信号源、Ｂは被増幅
信号源、１〜８はＮＰＮ型のトランジスタで、それぞれ
トランジスタ１と２．３と４．５と６．７と８が差動対
として組まれている。９〜１２は負荷抵抗器で、負荷抵
抗器９，１ｏから出力信号を得ている。１６は定電流源
、１４はカスコード電源を示し、図示の如く接続構成し
である。

第３図において、トランジスタ３，４を高利得側の増幅
用トランジスタとして用い、トランジスタ５．６を低利
得側の増幅用トランジスタとして用いれば、トランジス
タ５．６のエミッタ端子には、電流帰還のだめのエミッ
タ抵抗器１１．１２が接続され、機能する。そして、カ
スコードトランジスタ７．８を用い、高利得側増幅器の
直流設計を行なったとき、電源電圧が充分に高くなく、
トランジスタ６．４のエミッタとトランジスタ１．２の
エミッタ間の電位差が、トランジスタのベース、エミッ
タ間電圧に近い値をもっていた場合には、この利得可変
増幅器を低利得側で使用することになるため、差動対ト
ランジスタ１．２のうちトランジスタ２に定電流源１３
の電流全部を流すように制御した際に、エミッタ抵抗器
１１．１２の電圧降下によりトランジスタ２に飽和が生
じるという問題があった。

〔発明の目的〕

本発明の目的は、前記した従来技術におけるトランジス
タの飽和の問題を回避すると共Ｋ、電源電圧を上昇させ
ることなくカスコード型増幅器を用いた利得可変増幅器
を提供することにある。

〔発明の概要〕

本発明の特徴は以下のとおシである。すなわち、前記し
た従来回路において起る飽和の原因は、低利得で用いれ
ば高利得側よシも広帯域を実現し得る差動増幅器におい
てもカスコード接続状態になっていることであシ、また
、低、高肉利得増幅器への入力直流電圧を一定例しであ
ることにある。本発明はこの点に着眼し、前述第３図の
エミッタ抵抗器１１．１２において生ずる電圧降下分だ
け差動対トランジスタ５．６のベース人力直流電圧を上
昇させることによってトランジスタ２の飽和を回避させ
るように構成した点である。

〔発明の実施例〕

以下、第１図および第２図に従って本発明の実施例を詳
述する。第１図は具体的なＡＧＣ増幅器の回路構成図で
あって、第３図と同一符号を付しであるものは同一機能
を有するものである。

１５．１６はトランジスタ５．６のベース端子に接続し
たレベルシフト用電圧源を示す。そして、トランジスタ
５．６のコレクタ端子はトランジスタ７．８のコレクタ
端子と接続しである。第１図において、エミッタ抵抗器
１１．１２において生ずる電圧降下分だけ、レベルシフ
ト用電源１５．１６でもって差動対のトランジスタ５．
６のベース入力直流電圧を上昇させることによって　ト
ランジスタ２の飽和を回避する構成である。もう少し詳
しく述べると、低利得側差動対のトランジスタ５，６へ
の入力直流電圧を、少なくともエミッタ抵抗１１．１２
での電圧降下分だけレベルシフト−用電源１５．１６に
よυ上昇させて入力し、そのトランジスタ５．６のコレ
クタ端子をカスコードトランジスタ７．８を用いること
なく直接負荷抵抗９．１０に接続し、それより出力信号
を得るものである。これによって、トランジスタ２の飽
和を回避している。

第１図は本発明を原理的に示し、説明したが、第２図は
さらに詳しく説明するためのものである。第２図におい
ても第１図、第５図と同一符号を付しであるものは同一
機能を有する。第２図において、１７．１８はそれぞれ
トランジスタ３゜４のベース端子に挿入したトランジス
タで、ベース端子は被増幅信号源Ｂに、コレクタ端子は
直流電源と接続しである。すなわち、同構成は、レベル
シフトのためのエミッタホロワのトランジスタ１７．１
８が接続してあって、エミッタ抵抗器１１．１２により
利得を抑えた差動対トランジスタ５，６のコレクタはカ
スコードトランジスタを介することなく直接に負荷抵抗
器９．１０に接続しである。

したがって、トランジスタ１７．１８のベース。

エミッタ電圧だけエミッタ抵抗器１１．１２により生ず
る電圧降下分によるトランジスタ２の飽和は回避される
、 例えば、前述した第３図におけるカスコード電圧（電源
１４）を４Ｖとし、利得制御電圧、すなわちトランジス
タ１．２のベース電圧を２Ｖとしまた、定電流源１３に
より決定される電流に対するトランジスタのベース、エ
ミッタ間電圧を０．９　Ｖであるとすれば、同回路が低
利得側に制御されている場合、低利得側増幅器のトラン
ジスタ５゜６のコレクタ電圧は６．１Ｖとなる。

このとき、トランジスタ５．６が飽和しないためには、
このトランジスタのベース電圧もまた６、１Ｖ付近であ
る必要がある。エミッタ抵抗１１゜１２の電圧余裕は０
．２Ｖであシ、その利得制御範囲は非常に狭いものとな
るという従来回路には問題があった。

これに対し１本発明の実施例である第２図の回路によれ
ば、第３図の回路と同じくカスコード電圧（電源１９）
を４ｒとした場合、トランジスタ５　、６　、１７　、
１８への入力直流電圧も４Ｖ付近以下である必要があり
、このときトランジスタ５．６のエミッタ電圧は５．１
Ｖとなる。

したがって、エミッタ抵抗１１．１２の電圧降下余裕は
１．１Ｖまでであυ、余分な利得可変幅を有するもので
ある。

〔発明の効果〕

上述の実施例からも明らかなように本発明によれば、電
源電圧を上昇させることなく、高利得側増幅回路対にカ
スコード接続を行い、帯域を延ばした上、低利得側増幅
回路対におけるエミッタ抵抗での電圧降下によるトラン
ジスタの飽和を回避させることができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明を説明するための基本的な回路構成図、
第２図は本発明の具体的な構成の一例を示す回路図、第
３図は従来用いられていたカスコードを利得可変増幅回
路の構成図である。

Claims (1)

【特許請求の範囲】
1. 第１の入力信号がベースに供給される第１のトランジス
   タと、該第１のトランジスタへ差動接続された第２のト
   ランジスタと、前記第１のトランジスタのコレクタ出力
   がエミッタに供給され、かつ第２の入力信号がベースに
   供給される第３のトランジスタと、該第３のトランジス
   タと差動接続された第４のトランジスタと、前記第２の
   トランジスタのコレクタ出力がエミッタに供給され、か
   つ前記第２の入力信号がレベルシフタを介してベースに
   接続された第５のトランジスタと、前記第５のトランジ
   スタと差動接続され、かつ、前記第３、第５のトランジ
   スタ間に設けたと同様のレベルシフタを第４のトランジ
   スタとの間でもつ第６のトランジスタと前記第３のトラ
   ンジスタのコレクタ出力がエミッタに供給されると共に
   、ベースバイアス電圧が供給された第７のトランジスタ
   と、前記第４のトランジスタのコレクタ出力がエミッタ
   に供給され、かつベースが前記第７のトランジスタのベ
   ースに接続された第８のトランジスタと、前記第７のト
   ランジスタのコレクタと前記第５のトランジスタのコレ
   クタとを接続し、かつ前記第８のトランジスタのコレク
   タと前記第６のトランジスタのコレクタとを接続し、前
   記第７のトランジスタおよび第８のトランジスタの少な
   くとも一方のコレクタに接続された負荷抵抗器とを具備
   して成り、該負荷抵抗器から出力信号が得られるように
   構成したことを特徴とする可変利得増幅器。