JPS63100524A

JPS63100524A - 情報処理システム

Info

Publication number: JPS63100524A
Application number: JP61247064A
Authority: JP
Inventors: Yoshiki Sudo; 芳樹須藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-16
Filing date: 1986-10-16
Publication date: 1988-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報処理装置に実時間で日付・時刻データを
与える情報処理システムに関する。

〔概要〕

本発明は情報処理装置に実時間で日付・時刻データを与
える情報処理システムにおいて、複数の情報処理装置で
日付・時刻装置１式を共有し、時間処理装置が要求する
最小時間の周期で日付・時刻装置から日付・時刻のデー
タパルスをパラレル・シリアル変換しデータパルスの存
在タイミングを示すクロックパルスを加えて転送し、情
報処理装置ではクロックパルスでデータパルスの有無を
識別しデータパルスをシリアル・パラレル変換して日付
・時刻データとすることにより、最大接続チャネル数が
固定化されずに日付・時刻装置を共有することができ、
情報処理装置の台数が増加してもハードウェア量の増加
が少ないようにしたものである。

〔従来の技術〕

従来日付・時刻装置は、複数個の情報処理装置で日付・
時刻データを取り扱う場合に、個々の情報処理装置に接
続されたり、または日付・時刻装置１式が共有化されて
いた。日付・時刻装置１弐が共有化された場合には、日
付・時刻装置は各情報処理装置と入出力チャンネルで接
続され、情報処理装置の初期設定時に日付・時刻を読み
取られ、それ以後は情報処理装置がそれ自身に設けられ
た日付・時刻カウンタを更新してこの値を使用していた
。

〔発明が解決しようとする問題点〕

しかし、このような従来の日付・時刻装置では情報処理
装置ごとに設ける場合には、情報処理装置の増加に比例
してハードウェア量が増加する欠点があり、また入出力
チャンネルで接続し共有化して日付・時刻装置１式とし
ても、更新用回路を各情報処理装置に内蔵させる必要が
あり、情報処理装置の台数の増加に比例してハードウェ
ア量が増加し、さらに最大接続チャネル数が固定化し接
続チャネル数の拡張性が乏しい欠点があった。

本発明は上記の欠点を解決するもので、最大接続チャネ
ル数が固定化されずに日付・時刻装置を共有することが
でき、情報処理装置の台数が増加してもハードウェア量
の増加が少ない情報処理システムを提供することを目的
とする。

〔問題点を解決するための手段〕

本発明は、複数の情報処理装置と、この複数の情報処理
装置に共通に接続され、日付または時刻コードを生成し
転送する手段とを備えた情報処理システムにおいて、上記手段は、上記生成された日付または時刻コードをデ
ータパルスに変換するパラレル・シリアル変換回路と、
データパルスの存在タイミングを示すクロックパルスを
生成するクロックパルス生成回路と、上記パラレル・シ
リアル変換回路の出力にこのクロックパルス生成回路の
出力を加えて転送する転送回路とを備え、上記情報処理
装置は、上記転送回路の出力を受信しクロックパルスを
検出してデータパルスを識別する識別回路と、この識別
回路の出力を日付または時刻コードに変換するシリアル
・パラレル変換回路とを含むことを特徴とする。

〔作用〕

パラレル・シリアル変換回路で日付または時刻コードを
シリアルなデータパルスに変換する。クロックパルス生
成回路でデータパルスの存在タイミングを示すクロック
パルスを生成する。転送回路でデータパルスの前にクロ
ックパルスを加えて情報処理装置に転送する。情報処理
装置では識別回路で受信した転送回路の出力からクロッ
クパルスを検出してデータパルスを識別する。シリアル
・パラレル変換回路で日付または時刻コードに変換する
。以上の動作により最大接続チャネル数を固定化せずに
日付・時刻装置を共有することができ、情報処理装置の
台数が増加してもハードウェア量の増加を少なくできる
。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明一実施例情報処理システムのブロック構
成図である。第１図において、情報処理システムは、共
有する日付・時刻装置１と、日付・時刻装置１がインタ
フェース５を介して接続される複数の情報処理袋Ｗ１２
．〜２１とを備える。

情報処理装置２２〜２．の回路構成は情報処理装置２１
　と同一である。

日付・時刻装置１は、パルス信号１１０を発生する発振
回路１７と、このパルス信号１１０を分周する分周回路
１６と、この分周回路１６の出力更新クロック信号１０
８を入力して日付・時刻コード１０５を出力する日付・
時刻カウンタ１５と、日付・時刻コード１０５を入力し
てエラー検出・訂正コード１０４を出力するエラー検出
・訂正コード生成回路１４と、分周回路１６の出力格納
指示信号１０７を入力して日付・時刻コード１０５およ
びエラー検出・訂正コード１０４を格納し、分周回路１
６の出力シフトパルス信号１０６によりデータパルス信
号１０１を出力するパラレル・シリアル変換回路１３と
、分周回路１６の出力クロック原振信号１０３を入力し
てクロックパルス信号１０２を出力するクロックパルス
生成回路１２と、データパルス信号１０１とクロックパ
ルス信号１０１との論理和である送信データ信号１００
を出力するオアゲートと、送信データ信号１００を送出
するドライバ１０とを含む。

情報処理装置２１は、送信データ信号１００を受信する
レシーバ２０と、受信データ信号２００を入力しクロッ
クパルスを検出してデータパルスを識別するデータ識別
回路２１と、データ識別回路２１の出力シリアルデータ
２０１を入力してパラレルデータに変換し、データ識別
回路２１の出力シフトパルス信号２０２を入力して日付
・時刻コード２０３を出力するシリアル・パラレル変換
回路２２とを含む。また、受信データ信号２００が検出
されないときに、日付・時刻装置１が故障であるとして
故障検出信号２０４を出力するパルス検出回路２３と、
エラー検出・訂正コード１０４が付加された日付・時刻
コード２０３を入力し、日付・時刻コード２０３が訂正
可能なエラーならば訂正指示信号２０５を出力し、訂正
不可能なエラーならばデータ無効信号２０６を出力する
エラー検出・訂正回路２４とを含む。

このような構成の情報処理システムの動作について説明
する。第２図は本発明の情報処理システムのクロックパ
ルスとデータパルスとのタイムチャートである。第２図
において、Ｔは日付・時刻のデータ送出の周期、０１〜
Ｃ１はクロックパルスおよびり、〜Ｄ７はデータパルス
である。データが「１」を示すときには第２図に示すよ
うにデータパルスＤを出力するが、データが「０」のと
きには出力されない。第１図において、日付・時刻デー
タは、日付・時刻装置１で保持しており、日付・時刻を
取り扱う情報処理袋Ｗ２１がら情報処理装置２．までの
装置にインタフェース５を経由して実時間で供給する。

インタフェース５でのデータ転送形式は、第２図に示さ
れているように、クロックパルスとデータパルスとが交
互にシリアルで転送する方法をとり、データパルスは日
付・時刻コードを２進数表示した場合に「１」であれば
出力し、「０」であれば出力がないことで符号化される
。

発振回路１７で生成したパルス信号１１０は分周回路１
６で分周して、上述の各回路で使用するシフトパルスや
格納タイミングパルスなどを生成する。

日付・時刻カウンタ１５では、日付・時刻更新クロック
信号１０８により日付・時刻を更新する。

日付・時刻カウンタ１５の出力である日付・時刻コード
１０５は、パラレル形式のデータからシリアル形式のデ
ータに変換するパラレル・シリアル変換回路１３へ格納
指示信号１０７が出力されたときに格納される。

また、日付・時刻コード１０５は、エラー検出・訂正コ
ード生成回路１４に入力することにより、エラー検出・
訂正コード１０４が作られて、日付・時刻コード１０５
と共にパラレル・シリアル変換回路１３に格納される。

パラレル・シリアル変換回路１３では、シフトパルス信
号１０６が入力されると、シフト動作が行われ、シフト
アウトしたデータをパルス信号とすることにより、デー
タパルス信号１０１が作り出される。

他方、クロックパルスは、クロックパルス生成回路１２
でクロック原振信号１０３から送信クロックパルス信号
１０２として作り出される。オアゲート回路１１では、
データパルス信号１０１およびクロックパルス信号１０
２の双方をクロックパルスとデータパルスとが交互に出
力するように出力し、ドライバ回路１０でインタフェー
ス５に出力する。

情報処理装置２では、インタフェース５により送られて
きた日付・時刻データは、レシーバ回路２で受けて、受
信データ信号２００として装置内の他回路へ供給する。

データ識別回路２１は、クロックパルスを始めに検出し
て、次のクロックパルスがくるまでにデータパルスの有
無を検出することにより、データ「１」またはｒＯＪを
識別し、シリアルデータ２０１としてシリアル・パラレ
ル変換回路２２へ入力する。

また、データ識別回路２１はクロックパルスを抽出して
、これをシフトパルス信号２０２としてシリアル・パラ
レル変換回路２２に出力し、シリアルデータをシフトす
ることによりパラレルデータに変換していく。

１組のパラレル変換完了した日付・時刻データは、日付
・時刻コード２０３として出力され、情報処理装置２で
利用される。

エラー検出・訂正回路２４は、エラー検出・訂正コード
が付された日付・時刻データ２０３が適正なコードとな
っているかを調べて、適正ならば日付・時刻コード２０
３をそのまま日付・時刻データとして使用させる。訂正
可能なエラーならば訂正指示信号２０５を出力して、日
付・時刻コード２０３の訂正を行わせる。訂正不可能な
エラーならば、データ無効信号２０６を出力して、情報
処理装置２で日付・時刻データを利用することを無効信
号２０６の出力解除まで一時的に見合わせることを指示
する。

パルス検出回路２３は、受信データ信号２００にてパル
ス信号が全く検出されない状態を日付・時刻装置１の故
障として、故障検出信号２０４を出力して、情報処理装
置２へ日付・時刻データの提供不能を通知する。この通
知により、情報処理装置２は日付・時刻装置１から日付
・時刻データの供給を受けることを停止する。

〔発明の効果〕

以上説明したように、本発明は、情報処理装置が要求す
る最小時間以下の周期で日付・時刻装置から日付・時刻
データを転送することにより、日付・時刻装置を共有で
き、さらに、情報処理装置の台数が増加しても情報処理
装置では周期的に送られてくる日付・時刻データをサン
プリングして、１組の日付・時刻データを生成および保
持する回路のみを有するだけで、ハードウェア盪の増加
を少なくできる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例情報処理システムのブロック構
成図。第２図は本発明の情報処理システムのクロックパルスお
よびデータパルスのタイムチャート。１・・・日付・時刻装置、２．〜２．・・・情報処理装
置、５・・・インタフェース、１０・・・ドライバ回路
、１１・・・オアゲート回路、１２・・・クロックパル
ス生成回路、１３・・・パラレル・シリアル変換回路、
１４・・・エラー検出・訂正コード生成回路、１５・・
・日付・時刻カウンタ、１６・・・分周回路、１７・・
・発振回路、２０・・・レシーバ回路、２１・・・デー
タ識別回路、２２・・・シリアル・パラレル回路、２３
・・・パルス検出回路、２４・・・エラー検出・訂正回
路、１００・・・送信データ信号、１０１・・・データ
パルス（８号、１０２・・・クロックパルス信号、１０
３・・・クロック原振信号、１０４・・・エラー検出・
訂正コード、１０５・・・日付・時刻コード、１０６・
・・シフトパルス信号、１０７・・・格納指示信号、１
０８・・・更新クロック信号、１１０・・・パルス信号
、２００・・・受信データ信号、２０１・・・シリアル
データ、２０２・・・シフトパルス信号、２０３・・・
日付・時刻コード、２０４・・・故障検出信号、２０５
・・・訂正指示信号、２０６・・・データ無効信号。特許出願人　日本電気株式会社　１、代理人　　弁理士　井　出　直　孝′°゛。

Claims

【特許請求の範囲】

（１）複数の情報処理装置と、この複数の情報処理装置に共通に接続され、日付または
時刻コードを生成し転送する手段とを備えた情報処理シ
ステムにおいて、上記手段は、上記生成された日付または時刻コードをデータパルスに
変換するパラレル・シリアル変換回路と、データパルス
の存在タイミングを示すクロックパルスを生成するクロ
ックパルス生成回路と、上記パラレル・シリアル変換回
路の出力にこのクロックパルス生成回路の出力を加えて
転送する転送回路とを備え、上記情報処理装置は、上記転送回路の出力を受信しクロックパルスを検出して
データパルスを識別する識別回路と、この識別回路の出
力を日付または時刻コードに変換するシリアル・パラレ
ル変換回路とを含むことを特徴とする情報処理システム。