JPS63229922A - パリテイ検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報転送時のパリティ検出器に関し、特に、偶
数パリティをつけた符号による検出を行なうパリティ検
出器に関するものである。

〔従来の技術〕

従来、この種のパリティ検出器は、直列−並列変換のシ
フトレジスタとイクスクルーシブオア（Ｅｘｃｌｕｓｉ
ｖｅ　ＯＲ）とによりパリティの検出を行なっていた。

〔発明が解決しようとする問題点〕

上述した従来のパリティ検出器では、直列−並列変換の
シフトレジスタとチェックするビット数と同等のイクス
クルーシブオアとが必要であったので、回路に取り入れ
る場合に複雑化してしまうという欠点があった。

〔問題点を解決するための手段〕

このような欠点を除去するために本発明は、入力端子Ｊ
およびＫに入力される複数個の時分割多重された入力デ
ータが論理レベル「０」のときは出力データの値をその
前の値と同一とし、前記入力データが論理レベル「１」
のときは出力データの値をその前の値を反転した値とす
るＪ−にフリップフロップと、このＪ−にフリップフロ
ップの出力データの最終データをラッチするＤフリップ
フロップとを設けるようにしたものである。

〔作用〕

本発明においては、回路の簡易化と低コスト化を図れる
。

〔実施例〕

第１図は本発明に係わるパリティ検出器の一実施例を示
す回路図である。第１図において、１はＪ−にフリップ
フロップ、２はＤフリ・ノブフロップ、３はデータａが
入力されるデータ入力端子、４はデータｂが出力される
データ出力端子、５はＪ−にフリップフロップ１のクロ
ックＣ１が入力されるクロック入力端子、６はＤフリッ
プフロップ２のクロックＣ２が入力されるクロック入力
端子、７はリセット信号Ｒが入力されるリセット信号入
力端子である。

まず、第２図（ａｌに示すリセット信号Ｒにより、Ｊ−
にフリップフロップ１をリセットする。次に、第２図（
ｂ）に示すクロックＣＩに同期して、第２図（Ｃ）に示
すようなシリアルデータａをデータ入力端子３を介して
Ｊ−にフリップフロップ１の入力端子ＪおよびＫに入力
する。このとき、その出力信号ａ１は、第２図（ｄ）か
ら分かるように、論理レベル「０」が入力された場合は
前の出力信号と同じであり、論理レベル「１」が入力さ
れた場合は前の出力信号を反転した信号となる。第２図
（Ｃ１に示す８ビツトのデータａがすべて入力されると
、Ｄフリップフロップ２に第２図（ｅ）に示すクロック
Ｃ２がクロック入力端子６を介して入力され、第２図（
ｆ）に示すように「１」がラッチされる。これは偶数パ
リティの値と等しくなる。

〔発明の効果〕

以上説明したように本発明は、Ｊ−にフリップフロップ
とＤフリップフロップでパリティ検出器を構成したこと
により、従来の直列−並列変換シフトレジスタとイクス
クルーシブオアが不要となるので、回路の簡易化と低コ
スト化を図ることができる効果がある。

【図面の簡単な説明】

第１図は本発明に係わるパリティ検出器の一実施例を示
す回路図、第２図はその動作を説明するためのタイムチ
ャートである。 １・・・Ｊ−にフリップフロップ、２・・・Ｄフリップ
フロップ、３・・・データ入力端子、４・・・データ出
力端子、５，６・・・クロック入力端子、７・・・リセ
ット信号入力端子。

Claims (1)

【特許請求の範囲】
1. 入力端子ＪおよびＫに入力される複数個の時分割多重さ
   れた入力データが論理レベル「０」のときは出力データ
   の値をその前の値と同一とし、前記入力データが論理レ
   ベル「１」のときは出力データの値をその前の値を反転
   した値とするＪ−Ｋフリップフロップと、このＪ−Ｋフ
   リップフロップの出力データの最終データをラッチする
   Ｄフリップフロップとを備えたことを特徴とするパリテ
   ィ検出器。