JPS63101894A - フオント描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ワードプロセッサ等の文書作成装置に用い
られて、ビットマツプデータとしてフォントメモリ内に
格納されているプロポーショナルフォントを適宜に読み
出してこれをイメージメモリ上に順次描画するフォント
描画装置に関する。

［従来の技術〕 一般に、上記フォントメモリから読み出されたプロポー
ショナルフォントをイメージメモリ上に描画する場合、
これらフォントの示す文字内容に応じて、そのビットマ
ツプデータの幅や高さ、ベースラインの位置、および次
に描画する文字位置等をその都度変更する必要がある。

また当の描画に際しては、上記ベースラインがその基準
とされる。

ここに従来のフォント描画装置は、 ■フォント毎の不要ビット部分をマスキングするための
マスクデータの生成。

■望むビット位置へのビットマツプデータのシフト。

■各フォントのビットマツプデータの高さとベースライ
ン位置とに基づくイメージメモリ上の描画開始アドレス
の算出。

■上記生成したマスクデータによるビットマツプデータ
のマスク処理、並びに同処理データのイメージメモリ上
への描画。

等々といった諸処理を主にソフトウェアによって行なう
ようにしていた。

〔発明が解決しようとする問題点〕

このように、ソフトウェアによって上記諸処理を行なう
場合、フォントメモリから読み出きれたビットマツプデ
ータが実際にイメージメモリ上に描画されるまでにも相
当に長い時間を要することとなって好ましくなかった。

この発明は、こうした実情に鑑みて、フォントメモリか
ら読み出したビットマツプデータを迅速にイメージメモ
リ上に描画することのできるフォント描画装置を提供し
ようとするものである。

〔問題点を解決するための手段〕

この発明では、所定のフォント描画指令に基づいて、描
画すべきビットマツプデータが格納されている前記フォ
ントメモリ上の読み出しアドレス情報を設定出力すると
ともに、同ビットマツプデータを前記イメージメモリ上
に２次元的に描画する際の横幅、高さ、および前記ベー
スライン上にある原点のアドレスを含む各フォント毎の
固有の情報に基づいて、この原点のアドレスと同原点を
基窄とした各描画対象ライン毎のビットマツプデータ描
画領域を示すワードアドレスとからなる描画アドレス情
報を演算出力するＣＰＵと、該ＣＰＵから出力される前
記フォントメモリ上のビットマツプデータ読み出しアド
レス情報に基づいて、描画すべきビットマツプデータを
同フォントメモリから１ラインずつ順に読み出す読み出
し手段と、同ＣＰＵから出力される描画アドレス情報の
前記原点のアドレスに基づいて、この読み出されたビッ
トマツプデータに非描画ビットを補充しつつこれを各ラ
イン毎に該原点のアドレスによって示されるドツト分だ
け順次シフトするシフト手段と、同ＣＰＵから出力され
る描画アドレス情報の前記ワードアドレスに基づいて、
このシフトされた１ライン毎のビットマツプデータを前
記イメージメモリ上に順次描画する書き込み手段とを具
えてフォント描画装置を構成する。

〔作用〕 上記１ラインずつ読み出されたビットマツプデータは、
上記シフト手段によって自動的にマスク処理並びにイメ
ージメモリ上への描画に際してのドツト位置合わせが施
されることとなり、また各原点は各ビットマツプデータ
のベースライン上に存在するものであることから、この
マスクされかつドツト位置の合わせられたビットマツプ
データを上記ＣＰＵによって求められた描画アドレス情
報の各ワードアドレスに基づいて順次イメージメモリ上
に描画することで、各フォント毎のベースライン位置合
わせも自動的に達成されるようになる。

〔実施例〕

第１図にこの発明にかかるフォント描画装置の一実施例
を示す。

同第１図に示すように、この実施例装置は、大きくはＣ
ＰＵ１、フォント描画部２、フォントメモリ３およびイ
メージメモリ４によって構成される。このうちフォント
メモリ３は各種文字に対応したプロポーショナルフォン
ト（以下単にフォントという）がビットマツプデータと
して予め格納されているメモリであり、イメージメモリ
４はこのフォントメモリ３に予格納されているビットマ
ツプデータが上記ＣＰＵＩおよびフォント描画部２によ
る制御のもとに所定の形式で書き込まれるメモリである
。このビットマツプデータの描画制御に際し、ＣＰＵＩ
は、所定のフォント描画指令（図示しない入力装置等を
通じて指令される）に基づいて、描画すべきビットマツ
プデータが格納されている上記フォントメモリ３上の先
頭アドレスを設定出力するとともに、同ビットマツプデ
ータを上記イメージメモリ４上に２次元的に描画する際
の横幅、高さおよびベースライン上にある原点のアドレ
ス（ドツト単位で表現される）を含む各フォント毎の固
有の情報（以下これをメトリックスという）に基づいて
、この原点のアドレスと同原点を基準とした各描画対象
ライン毎のビットマツプデータ描画領域を示すワードア
ドレスとからなるビットマツプデータ描画アドレスを随
時演算出力し、またフォント描画部２は、該ＣＰＵＩか
ら与えられるこれら情報に基づき、フォントメモリ３上
のビットマツプデータの取り出し、ビットマツプデータ
描画アドレスおよびマスクデータの生成並びに該生成ア
ドレスに応じた取り出しビットマツプデータのシフトお
よび該生成マスクデータによる同ビットマツプデータの
マスク処理、イメージメモリ４描画位置のメモリ内容と
このマスク処理したビットマツプデータの論理演算、該
論理演算結果のイメージメモリ４描画位置への描画を行
なう。

以下、第２図および第３図を併せ参照して該実施例装置
の要部をなす上記フォント描画部２の具体構成並びに動
作について詳述する。

はじめに、第３図を参照して上記メトリックスについて
説明しておく。

第３図は、メトリックスを図示したものである。

同図において、ｄｘおよびｄｙはビットマツプデータ（
この例では文字「？」に対応するビットマツプデータを
例示している）が納まる最少矩形領域のそれぞれＸ方向
（２次元横軸方向）およびＹ方向（２次元縦軸方向）の
ドツト数、ｏｒｇは同ビットマツプデータを描画する際
の基準点としてベースライン位置合に置かれる原点、そ
してｄｏｘおよびｄｏｙはこの原点ｏｒｇから当該ビッ
トマツプデータ左上隅までのＸ方向およびＹ方向座標を
それぞれ示すとする。これら最少矩形領域ドツト数ｄｘ
およびｄｙ１原点ｏｒｇ、そしてビットマツプデータ左
上隅座標（ｄｏｘ、ｄｏｙ）に関する情報が各指定フォ
ント毎にそのメトリックスとして上記ＣＰＵＩ内で処理
される。なお、こうしたビットマツプデータは、上記フ
ォントメモリ３内において、 （ｄｘドツトが納まる最少ワード数） Ｘｄｙワード の連続した領域にそれぞれ左づめされて格納されている
。

また、この第３図の如くメトリックスを定義した場合、
ＣＰＵＩでは、上記ビットマツプデータ描画アドレスを
、上述した原点ｏｒＨのアドレスをＤＯＡ、描画対象ラ
インのライン番号をＤＬ。

描画する際のビットマツプデータ横幅のワード数をＤＸ
とするとき、該描画アドレスをＤＡとじてＤＡ−ＤＯＡ
＋ｄｏｘ　　（ＤＬ−ｄｏｙ）ＸＤＸ・・・　（１） にて算出する。例えば１ワード１６ビツト構成とする場
合には、上記原点ｏｒＨのアドレス（ビットマツプ描画
原点アドレス）ＤＯＡをこのうちの下位４ビツト（ビッ
トθ〜ビット３）に割り当て、ビット４以上を上述した
ワードアドレス（ビットマツプ描画アドレス：上記原点
アドレスＤＯＡに対応してこれには以下ＤＷＡと付記す
る）とする。

さて、フォント描画部２は、第１図に示すように、ＣＰ
ＵＩから出力される上記ビットマツプデータ描画アドレ
スＤＡおよび前述したフォントメモリ３上の描画すべき
ビットマツプデータの先頭アドレス（以下これにはＢＭ
Ａ−Ｆと付記する）を受入してこれをそれぞれ後述する
原点位置調整部（２２）およびビットマツプデータの読
み出しおよびマスク処理部（２３）に伝送するとともに
、以下に示す各部の動作を統括的に制御する制御部２１
、該制御部２１を介して加えられる上記ビットマツプデ
ータ描画アドレスＤＡを上述した原点アドレスＤＯＡと
ワードアドレスＤＷＡとに分離するとともに、この分離
した原点アドレスＤＯＡに基づいて描画すべきビットマ
ツプデータの描画位置を調整するためのシフトクロック
ＳＦを後述する態様で生成出力する原点位置調整部２２
、同制御部２１を介して加えられる上記描画すべきビッ
トマツプデータの先頭アドレスＢＭＡ−Ｆに基づいて同
ビットマツプデータの読み出しアドレス（以下これには
ＢＭＡと付記する）を算出してこれをフォントメモリ３
から１ラインずつ順に読み出すとともに、これら読み出
したビットマツプデータに制御部２１にて生成されると
するマスクデータＭＤに基づく非描画ビットを補充して
マスク処理を施しつつ上記原点位置調整部２２にて生成
された上記シフトクロックに基づく各ライン毎の後述す
るシフトを実行して同読み出しビットマツプデータの描
画の際の位置合わせを行なうビットマツプデータの読み
出しおよびマスク処理部２３、上記原点位置調整部２２
にて分離されたビットマツプデータ描画アドレスＤＡの
ワードアドレスＤＷＡを逐次セ１ットしてイメージメモ
リ４上にライン毎の随時の描画領域を指定する描画ワー
ドアドレス指定部２４、該指定されたワードアドレスＤ
ＷＡと上記ビットマツプデータの読み出しおよびマスク
処理部２３から出力されるマスク処理後のビットマツプ
データ（以下これにはＢＭＤ−Ｍと付記する）との間で
所要の論理演算を施して該マスク処理後のビットマツプ
データＢＭＤ−Ｍのイメージメモリ４上の書き込み位置
と確定する論理演算部２５、そして該確定されたビット
マツプデータ（以下これにはＤ−ＢＭＤと付記する）を
順次イメージメモリ４上に書き込む書き込み部２６゛を
それぞれ具えて構成される。なお、上記描画ワードアド
レス指定部２４では、上記ワードアドレスＤＥＡのセッ
トを完了する毎にセット完了信号Ｒ１を制御部２１に対
して送出し、また上記書き込み部２６でも、当該ビット
マツプデータＤ−ＢＭＤの１ワ一ド分の書き込みを完了
する毎に書き込み完了信号Ｒ２を制御部２１に対し送出
するとする。制御部２１では、この書き込み完了信号Ｒ
２を受けて上記ワードアドレスＤＷＡの更新を行なう。

フォントメモリ３をアクセスする前記ビットマツプデー
タアドレスＢＭＡについては、同書き込み完了信号Ｒ２
に基づいて制御部２１から出力する１ワード毎の読み出
し信号ＬＤに基づいて上記ビットマツプデータの読み出
しおよびマスク処理部２３が随時衣の１ワ一ド分の同ア
ドレスＢＭＡを更新算出する。そして、当該ビットマツ
プデータの全ワードについての書き込み処理が完了する
と、制御部２１は、前記ＣＰＵＩに対して描画完了信号
Ｒ３を送出して、同ＣＰＵ１からの次のビットマツプデ
ータに関する処理指令の到来を待つ。

第２図は、こうしたフォント描画部２のうちの特に上記
原点位置調整部２２および上記ビットマツプデータの読
み出しおよびマスク処理部２３についての具体構成例を
示したものであり、以下同第２図を参照して、このフォ
ント描画部２の上述したシフトクロックＳＦの生成並び
にビットマツプデータの読み出し、マスク処理、描画位
置合ゎせ等にかかるメカニズムをさらに詳述する。

まず、原点位置調整部２２は、図示しないクロック発振
器から発生される適宜のクロック信号ＣＬＫ（制御部２
１から発せられる上記１ワード毎の読み出し信号ＬＤよ
りは十分に高い周波数を有するとする）とビットマツプ
データの読み出しおよびマスク処理部２３の後述するシ
フトレジスタ（２３５，２３６）から加えられる同シフ
トレジスタのデータセット完了信号ＳＴ（同シフトレジ
スタのシフト動作期間をも含めてこれにデータがセット
されている期間だけ論理「ハイレベル」となる信号）と
を論理積演算して計数クロックＣＣを生成出力する第１
アンド回路２２１と、制御部２１を介して加えられる上
述したビットマツプデータ描画アドレスＤＡのうちの下
位４ビツト（ビット０〜ビツト３）にあたるビットマツ
プ描画原点アドレスＤＯＡを随時プリセットデータとし
て受入して第１アンド回路２２１から出力される上記計
数クロックＣＣに基づきこのアドレスＤＯＡによって示
される鎖骨だけの計数パルスＣＰを発するシフト量カウ
ンタ２２２と、これら第１アンド回路２２１から発せら
れる計数クロックＣＣとシフト量からカウンタ２２２か
ら発せられる計数パルスＣＰとさらに論理積演算する第
２アンド回路２２３とをそれぞれ具えて構成され、この
第２アンド回路２２３にて演算出力される信号を前述し
たシフトクロックＳＦとしてビットマツプデータの読み
出しおよびマスク処理部２３へ（正確にはその内部の後
述するシフトレジスタ２３５および２３６へ）伝送する
よう動作する。因みに、こうして生成されたシフトクロ
ックＳＦは、上記ビットマツプ描画原点アドレスＤＯＡ
によって示されるドツト分だけ上記シフトレジスタ（２
３５゜２３６）にセットされるデータをシフトするよう
機能する。また、上記ビットマツプデータ描画アドレス
ＤＡのうちの残りの上位ビット（ビット４以上）によっ
て構成されるビットマツプ描画リードアドレスＤＷＡは
前述した如く描画ワードアドレス指定部２４（第１図参
照）に伝送されてこれにセットされる。

次に、ビットマツプデータの読み出しおよびマスク処理
部２３の構成並びに動作について説明する。

同第２図に示すように、該処理部２３は、制御部２１を
介して加えられる上述した描画すべきビットマツプデー
タの先頭アドレスＢＭＡ−Ｆおよび同制御部２１から加
えられる１ワード毎の読み出し信号ＬＤに基づいて該読
み出し信号ＬＤが加えられる毎に上記先頭アドレスＢＮ
Ａ−Ｆを起点とする当該ビットマツプデータの１ワ一ド
分毎のビットマツプデータ読み出しアドレスＢＭＡを求
めて前記フォントメモリ３をアクセスする（このアクセ
スは当該ビットマツプデータの第１ライン第１ワード−
第１ライン第２ワード・・・第１ライン最終ワード−第
２ライン第１７−ドー第２ライン第２ワード・・・第２
ライン最終ワード・・・最終ライン第１７−ドー最終ラ
イン第２ワード・・・最終ワイン最終ワードといった順
に行なわれるとする）ビットマツプデータアドレス算出
部２３１と、同じく制御部２１から加えられる１ワード
毎の読み出し信号ＬＤに基づいて上記フォントメモリ３
から随時読み出されるビットマツプデータＢＭＤの１ワ
一ド分をラッチするラッチ回路２３２と、制御部２１に
て生成されて八人力に加えられるマスクデータＭＤＩお
よび上記ラッチ回路２３２にラッチされてＢ入力に加え
られるビットマツプデータＢＭＤ（１ワ一ド分）のいず
れか一方を制御部２１から加えられる選択信号ＳＬＩの
論理内容に基づいて選択出力する第１セレクタ２３３と
、同じく八人力に加えられる同マスクデータＭＤＩおよ
び上記フォントメモリ３から読み出されれて上記ラッチ
回路２３２を介さずにＢ入力に加えられるビットマツプ
データＢＭＤ　（１ワ一ド分）のいずれか一方を制御部
２１から加えられる選択信号ＳＬ２の論理内容に基づい
て選択出力する第２セレクタ２３４と、制御部２１から
加えられる上記１ワード毎の読み出し信号ＬＤに基づき
それぞれ上記第１および第２セレクタ２３３および２３
４による選択データがパラレルインされてこれら受入デ
ータのセットが完了されたとき原点位置調整部２２の前
記第１アンド回路２２１に対し前述したデータセット完
了信号ＳＴを送出するとともに、同原点位置調整部２２
の前記第２アンド回路２２３から出力されるシフトフロ
ックＳＦに基づいてこれら受入データを順次図中右方向
ヘシフトする第１および第２シフトレジスタ２３５およ
び２３６とを具えて構成される。なお、これら第１およ
び第２シフトレジスタ２３５および２３６について付言
するに、第１シフトレジスタ２３５は、上述したシフト
動作に際して、シフトアウトされるビットについてはこ
れを順次第２シフトレジスタ２３６に対してシリアルア
ウトするとともに、同シフトによって空となるビットに
ついては制御部２１から伝送されるマスクデータＭＤ２
をその上位ビット側（図中左方向）から随時シリアルイ
ンすることによってデータ補充を行ない、また第２シフ
トレジスタ２３６は、同シフト動作に際して、シフトア
ウトされるビットについては順次これを捨て、当該シフ
トフロックＳＦに基づくシフト動作が完了したとき、上
記第１シフトレジスタ２３５からのシリアルインデータ
を含む１ワ一ド分の貯蔵データを前述したマスク処理並
びに描画位置合わせ済みのビットマツプデータＢＭＤ−
Ｍとして前記論理演算部２５に対しパラレルアウトする
。また、上述したマスクデータＭＤＩあるいはＭＤ２と
は、前記論理演算部２５において行なわれる論理演算が
例えば論理和（ＯＲ）演算である場合にはその論理値が
全て“０”であり、同論理演算が例えば論理積（ＡＮＤ
）演算や排他論理和（ＥＸＯＲ）演算である場合にはそ
の論理値が全て“１”であるような１ワ一ド分のデータ
である。すなわちこうしたマスクデータは、各ビットマ
ツプデータのイメージメモリ４への描画に際してその不
用部分をマスクする非描画ビットとして作用する。また
さらに、同処理部２３の動作条件として、上記第１セレ
クタ２３３に加えられる選択信号ＳＬＩは、フォントメ
モリ３からの対象ビットマツプデータの１ラインずつの
読み出しに際し、各ラインの第１ワードの読み出しに際
してのみ該第１セレクタ２３３のＡ入力印加データ（マ
スクデータＭＤＩ）を選択して他のワードの読み出しに
際しては同第１セレクタ２３３のＢ入力印加データ（ラ
ッチ回路２３３の出力データＢＭＤ）を選択するようそ
の論理内容が制御部２１にて制御され、他方の第２セレ
クタ２３４に加えられる選択信号ＳＬ２は、同様にフォ
ントメモリ３からの対象ビットマツプデータの１ライン
ずつの読み出しに際し、各ラインの最終ワードの読み出
しに際してのみ該第２セレクタ２３４のＡ入力印加デー
タ（マスクデータＭＤＩ）を選択して他のワードの読み
出しに際しては同第２セレクタ２３４のＢ入力印加デー
タ（フォントメモリ３からの直接゛の読み出しデータＢ
ＭＤ）を選択するようその論理内容が同制御部２１にて
制御されたとする。

このような構成並びに動作条件に設定されていることか
ら、同ビットマツプデータの読み出しおよびマスク処理
部２３では、フォントメモリ３からのビットマツプデー
タの１ライン毎の読み出しに際し、制御部２１から上記
１ワード毎の読み出し信号ＬＤが加えられる毎に、上記
ラッチ回路２３２および第１シフトレジスタ２３５およ
び第２シフトレジスタ２３６にはそれぞれ次表に示すよ
うな態様でデータラッチ若しくはデータ貯蔵が行なわれ
ることとなる。なお、同表においては、便宜上当該ビッ
トマツプデータの１ラインが３ワードで構成されている
場合を例示する。

そして、こうした態様で第１および第２シフトレジスタ
２３５および２３６に貯蔵された２種のデータ間で上述
したシフトクロックＳＦに基づく動作が行なわれること
から、同処理部２３から（正確には上記第２シフトレジ
スタ２３５から）出力される１ワード毎のビットマツプ
データＢ　ＭＤ−Ｍは、当該描画所望フォントの原点位
置に応じて良好に描画位置調整並びにマスク処理の施さ
れたデータとして前記論理演算部２５（第１図参照）へ
伝送されることとなる。しかも、該論理演算部２５では
、前記（１）式にて算出されたビットマツプデータ描画
アドレスＤＡのワードアドレスＤＷＡに基づいてこの伝
送されるビットマツプデータＢＭＤ−Ｍとの論理演算を
行なうことから、その描画の際、各フォント毎のベース
ライン位置も自動的に揃えられることとなる。このこと
は、ビットマツプデータのライン数を最小限に抑えるこ
とができ、ひいてはフォントメモリ３の容量および同メ
モリ３のアクセス回数を減することができることをも意
味する。

このように、上記した実施例装置によれば、ＣＰＵＩに
よって設定される上記ビットマツプデータ描画アドレス
ＤＡと描画すべきビットマツプデータのフォントメモリ
３上の先頭アドレスＢＭＡ−Ｆとを簡単なハードウェア
回路を有するフォント描画部２へ与えるようにするだけ
で、迅速かつ高精度にイメージメモリ４上へのフォント
描画を達成することができる。

なお、フォント描画部２内の上述した原点位置調整部２
２やビットマツプデータの読み出しおよびマスク処理部
２３の構成は第２図に示したものに限られることなく任
意であり、同等の機能さえ満足されるものであれば他の
いかなる構成としてもよいことは勿論である。

〔発明の効果〕

以上説明したように、この発明にかかるフォント描画装
置によれば、文字毎にビットマツプデータの幅、高さ等
の違うフォントを高速に描画することができる。

また、ビットマツプデータを描画開始するドツト位置等
に依らず、同一のインターフェースによる同一の条件で
各ビットマツプデータの描画を行なうことができる。

【図面の簡単な説明】

第１図はこの発明にかかるフォント描画装置の一実施例
についてその概略構成を示すブロック図、第２図は該実
施例装置の特に原点位置調整部およびビットマツプデー
タの読み出しおよびマスク処理部についてその具体構成
例を示すブロック図、第３図はフォントのメトリックス
を説明するための略図である。 １・・・ＣＰＵ、２・・・フォント描画部、３・・・フ
ォントメモリ、４・・・イメージメモリ、２１・・・制
御部、２２・・・原点位置調整部、２３・・・ビットマ
ツプデータの読み出しおよびマスク処理部、２４・・・
描画ワードアドレス指定部、２５・・・論理演算部、２
６・・・書き込み部、２２１．２２３・・・アンド回路
、２２２・・・シフト量カウンタ、２３１・・・ビット
マツプデータアドレス算出部、２３２・・・ラッチ回路
、２３３．２．３４・・・セレクタ、２３５，２３６・
・・シフトレジスタ。 （ｄｏｘ、ｄｏｙ） 第３図

Claims (2)

【特許請求の範囲】
1. （１）ビットマップデータとしてフォントメモリ内に格
   納されているプロポーショナルフォントを、これらフォ
   ントの示す文字内容に応じて同ビットマップデータの幅
   、高さ、ベースラインの位置、および次に描画する文字
   位置を変更しつつ前記ベースラインを基準としてイメー
   ジメモリ上に描画するフォント描画装置において、 所定のフォント描画指令に基づいて、描画すべきビット
   マップデータが格納されている前記フォントメモリ上の
   読み出しアドレス情報を設定出力するとともに、同ビッ
   トマップデータを前記イメージメモリ上に２次元的に描
   画する際の横幅、高さ、および前記ベースライン上にあ
   る原点のアドレスを含む各フォント毎の固有の情報に基
   づいて、この原点のアドレスと同原点を基準とした各描
   画対象ライン毎のビットマップデータ描画領域を示すワ
   ードアドレスとからなる描画アドレス情報を演算出力す
   るＣＰＵと、 該ＣＰＵから出力される前記フォントメモリ上のビット
   マップデータ読み出しアドレス情報に基づいて、描画す
   べきビットマップデータを同フォントメモリから１ライ
   ンずつ順に読み出す読み出し手段と、 同ＣＰＵから出力される描画アドレス情報の前記原点の
   アドレスに基づいて、この読み出されたビットマップデ
   ータに非描画ビットを補充しつつこれを各ライン毎に該
   原点のアドレスによって示されるドット分だけ順次シフ
   トするシフト手段と、同ＣＰＵから出力される描画アド
   レス情報の前記ワードアドレスに基づいて、このシフト
   された１ライン毎のビットマップデータを前記イメージ
   メモリ上に順次描画する書き込み手段と を具えたことを特徴とするフォント描画装置。
2. （２）前記ビットマップデータの描画アドレス情報は、
   前記原点のアドレスをＤＯＡ、該原点から当該ビットマ
   ップデータ左上隅までの２次元面Ｘ方向およびＹ方向座
   標をそれぞれｄｏｘおよびｄｏｙ、描画対象ラインのラ
   イン番号をＤＬ、前記描画する際の横幅のワード数をＤ
   Ｘとするとき、同描画アドレスをＤＡとして ＤＡ＝ＤＯＡ＋ｄｏｘ ＋（ＤＬ−ｄｏｙ）×ＤＸ にて演算する特許請求の範囲第（１）項記載のフォント
   描画装置。