JPS6310193A - カラ−表示装置 - Google Patents

カラ−表示装置

Info

Publication number
JPS6310193A
JPS6310193A JP61155501A JP15550186A JPS6310193A JP S6310193 A JPS6310193 A JP S6310193A JP 61155501 A JP61155501 A JP 61155501A JP 15550186 A JP15550186 A JP 15550186A JP S6310193 A JPS6310193 A JP S6310193A
Authority
JP
Japan
Prior art keywords
color
data
video memory
signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61155501A
Other languages
English (en)
Inventor
明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61155501A priority Critical patent/JPS6310193A/ja
Publication of JPS6310193A publication Critical patent/JPS6310193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラー表示装置に係わり、特にビデオメモリか
ら読み出された各ピクセル単位のイメージデータに対す
る表示色を保持するカラールックアップテーブルに関す
る。
〔従来の技術〕
従来のこの種のカラー表示装置の構成例を第2図に示す
演算処理装置1はアドレスバス20.データバス21.
制御信号バス22を用いてビデオメモリ3をアクセスす
ることができる。また、表示タイミング制御回路5は、
ビデオメモリ3の中に格納されているピクセルデータの
表示を行なうために表示アドレス信号26及び表示アク
セス要求信号27を出力して、ビデオメモリ3のリード
アクセスを行なうことができる。ビデオメモリチクセス
制御回路2は、ビデオメモリ3に対するアクセス要求を
調停し、表示アクセスを優先してアクセスサイクルを発
生させる。この際ビデオメモリ3に対するアドレスは、
ビデオメモリアクセス制御回路2の中にあるマルチプレ
クサにより、アドレスバス20と表示アドレス信号26
とが選択的に切シ換えられて、ビデオメモリアドレス信
号25としてビデオメモリ3に供給されると同時に1 
ビデオメモリアクセス信号24が出力されてビデオメモ
リ3に対するアクセスが行なわれる。
このようにして、ビデオメモリ3のビクセルデータはデ
ータバスバッファ4t−介してデータバス21に送出さ
れ、画像データ信号として表示回路に対して供給される
。データバスバッファ4は、ビデオメモリアクセス制御
回路2により制御されておシ、データ処理装置1からの
アクセス要求に対してはデータバスバッファイネーブル
信号29をアクティブにしてビデオメモリ3をデータバ
ス21に接続する。
さらに、ビデオメモリアクセス制御回路2は、前記2種
のアクセスの競合が生じ九場合には、表示アクセスを優
先するために、データ処理装置1にウェイト要求信号2
3を出力し、データ処理装置のビデオメモリ3に対する
アクセスを遅延させる機能も有している。
一方カラールックアップテーブル7は、カラールックア
ップテーブル制御回路6を介してデータ処理装置1から
の前記各バス20.21.22に接続されておシ、デー
タ処理装置1が直接アクセスすることもでき、表示デバ
イス7で表示したい色かカラールックアップテーブル7
にないときはデータ処理装置1がカラールックアップテ
ーブル7内のカラーデータを変更しなければならない。
ビデオメモリ3は、説明を簡単にするために4ビツト巾
のデータを記憶しているとし、1バイト(4ビツト)が
表示デバイス9の1ビクセルに対応しているものとする
第3図にビデオメモリ3中のメモリ空間と表示デバイス
9の画面との対応関係を示す。ビデオメモリ3の各アド
レスにはシーケンシャルに第1ピクセルのピクセルデー
タから第mビクセルのピクセルデータが格納されてお)
、表示アクセスによ ′シ順次ピクセルデータが読み出
されて表示デバイス9の第1ビクセルP1、第2ピクセ
ルP2、・・・第m−1ピクセルPm−1、第mビクセ
ルPmに表示される。カラールックアップテーブル7は
、16個のカラーデータをそれぞれ記憶しているカラー
レジスタによ多構成されておシ、ビデオメモリ3からリ
ードされた4ビツトDO乃至D3のピクセルデータが1
6個のカラーレジスタの1つを選択し、選択されたカラ
ーレジスタの中に格納されているカラーデータがカラー
信号31として出力される。こうして、各ビクセルP1
乃至Pmのピクセルデータに対する色が決定され、ビデ
オ信号合成出力回路8は、カラー信号31と同期信号3
2とを合成してビデオ信号33を形成し、表示デバイス
9はこのビデオ信号33に基づき各ピクセルP1乃至P
mにカラー画像を表示する。
〔発明が解決しようとする問題点〕
上記従来のカラー表示装置にあっては、ビデオメモリ3
に記憶されている画像データに付す色はカラールックア
ップテーブル7を構成しているカラーレジスタ内のカラ
ーデータに対応する色から選択しなければならないので
、直ちに選択できる色はカラーレジスタ(第2図の例で
は16個)の数に限定されている。したがって、カラー
ルック7に保持されている色以外の色を表示したいとき
は、データ処理装置IKよシカラールックアップテーブ
ル7内のカラーデータの変更が必要になる。
とのようなカラーデータの変更はデータ処理装置1で実
行するプログラムを著しく複雑なものとし、特にカラー
レジスタ数を起えるカラーデータを一定の周期で繰シ返
し使用する場合(カラープリンク等)には定期的に割シ
込みをかけてカラーデータの変更をしなければならず、
プログラムの複雑化に加えて割シ込み処理になるノ・−
ドウエアの負担も著しく増大するという問題点があった
〔問題点を解決するための手段、作用および効果〕本発
明に係わるカラー表示装置では、カラー表示部が同一ピ
クセルデータに対する異なるカラーデータをそれぞれ記
憶している複数のカラールックアップテーブルを見えて
おシ、選択回路が複数のカラーデータの1つを選択する
ようにしたことを要旨としておシ、ビデオメモリから読
み出された各ピクセルデータに異なるカラーデータを対
応させる忙は、パルス発生回路から選択により所望のカ
ラーコードを選択できるパルス信号を発生させる。この
パルス信号は選択回路に供給されてピクセルデータに基
づき各カラールックアップテーブルから読み出された複
数のカラーデータの1つを選択させる。しfCがって、
同一のピクセルデータに基づく画像に異なる色を付与し
ようとするときは、パルス発生回路に所望の色に対応す
るパルス信号を発生させればよく、パルス発生回路への
指示のみで画像の色を変更することができる。し九がっ
て、従来例のように1データ処理装置が色を変更させる
度にカラールックアップテーブルに記憶されているカラ
ーデータを書き換える必要がなくなシ、ソフトウェアが
簡略化されるとともに、割シ込み処理に伴うハードウェ
アの負担を軽減することができる。
〔実施例〕
第1図は本発明の一実施例の構成を示すブロック図でち
る。
演算処理装置101はアドレスバス120.f−タバス
121.制御信号パス122を用いてビオメモリ103
をアクセスすることができる。また、表示タイミング制
御回路105は、ビデオメモリ103の中に格納されて
いる。イメージデータの表示を行なうために表示アドレ
ス信号126及び表示アクセス要求信号127を出力し
て、ビデオメモリ103からピクセルデータの読み出し
を行なうことができる。ビデオメモリアクセス制御回路
102は、ビデオメモリ103に対するアクセス要求を
調停し、表示アクセスを優先してアクセスサイクルを発
生する。この際、ビデオメモリ103に対するアドレス
は、ビデオメモリアクセス制御回路102の中にあるマ
ルチプレクサにより、アドレスバス120と表示アドレ
ス信号126とが選択的に切り換えられて、ビデオメモ
リアドレス信号125としてビデオメモリ103に出力
されると同時に、ビデオメモリアクセス信号124が出
力されてビデオメモリ103に対するアクセスが行なわ
れる。また、ビデオメモリ103のピクセルデータはデ
ータバスバッファ104を介してデータバス121に送
出され、画像データ信号として表示回路に対して供給さ
れる。
データバスバッファ104は、ビデオメモリアクセス制
御回路102により制御されておシ、データ処理装置1
01からのアクセスを行なうときにはデータバスバッフ
ァイネーブル信号129をアクティブにしてビデオメモ
リ103をデータバス121に接続する。
さらにビデオメモリアクセス制御回路102は、表示タ
イミング制御回路105とデータ処理装置101とのア
クセスの競合が生じた場合には、表示アクセスを優先さ
せるために、データ処理装置101にウェイト要求信号
123を出力し、データ処理装置101のビデオメモリ
103に対するアクセスを遅延させる機能を持つ。
一方、第1カラールツクアツプテーブル107および第
2カラールツクアツプテーブル110は、カラールック
アップテーブル制御回路106を介してデータ処理装置
101の前記各バス120゜121.122  に接続
されておシ、データ処理装置101は、各カラールック
アップテーブル107゜110内の複数のカラーレジス
タに各々独立にアクセスすることができる。
ビデオメモリは103のメモリ空間およびビデオメモリ
103に記憶されているピクセルデータと表示デバイス
109の各ピクセルP1乃至Pmとの対応関係は第3図
に関して説明した従来例のビデオメモリ3と同様なので
詳細な説明は簡略化のため省略する。
発振回路111は、2組のカラールックアップテーブル
107,110を切シ換えて使用するだの基準クロック
138を発生させておシ、このりロック138はパルス
発生回路としてのプログラマブル分周回路112に供給
される。なお、プログラマブル分周回路1120代シに
複数の発振器を用いてもよい。プログラマブル分周回路
112は、データ処理装置101に前記各バス120゜
121.122を介して接続されておシ、データ処理装
置101により設定された条件に従ってり四ツク138
の分周を行なうとともに、さらに分周されたパルスのデ
ユーティ比の制御を行なってマルチプレクサ制御信号1
37を生成する。
本実施例においては、第1カラールツクアツプテーブル
107と第2カラールツクアツプテーブル110は同一
構成をしており、それぞれ16個のカラーレジスタを有
している。各カラールックアップテーブル107,11
0の16個のカラーレジスタにはそれぞれカラーデータ
が記憶されておシ、ビデオメモリ103から読み出され
た4ビツトのピクセルデータがカラーレジスタの任意の
1つを選択し、選択されたカラーレジスタの中に格納さ
れているカラーデータがカラー信号131゜135とし
て出力され、選択回路としてのマルチプレクサ113か
らビデオ信号合成出力回路108に供給される。
表示デバイス109へのビクセルデータの表示に先行し
てデータ処理装置101は、あらかじめ、第1.第2カ
ラールツクアツプテーブル107゜110内の複数のカ
ラーレジスタにカラーデータをそれぞれ設定を行なって
おくわけであるが、その際周期的にカラーデータを変更
する必要のあるビクセルデータに対しては、変更される
カラーデータを第1カラールツクアツプテーブル107
と第2カラールツクアツプテーブル110のカラーレジ
スタにそれぞれ設定する。
例えば、ビクセルデータr’0,0,0.OJK対応す
るカラーレジスタに対して、第1カラールツクアツプテ
ーブル107には「赤」K対応するカラーデータを、第
2力クールツクアツプテーブル110には「宵」に対応
するカラーデータを設定しておく。
その他のカラーデータを変更する必要のないビクセルデ
ータに対応するカラーレジスタには、第1、第2カラー
ルツクアツプテーブル107゜110のカラーレジスタ
とも、同一のカラーデータを設定しておく。かかるカラ
ーデータの設定後、ビデオメモリ103に対して表示ア
クセスが発生し、ビクセルデータ128がビデオメモリ
103から読み出されると、ビクセルデータ128は、
第1カラールツクアツプテーブル107及び第2カラー
ルツクアツプテーブル110を参照して各カラールック
アップテーブル107,110.からカラー信号131
,135が出力される。
カラー信号131,135はマルチプレクサ113に入
力されマルチプレクサ113は、プログラマブル分周回
路112で発生されたマルチプレクサ制御信号137に
よりカラー信号131゜135を選択的に通過させてビ
デオ信号合成回路108に供給する。例えばビデオメモ
リ103から読み出された画像データ128が「0,0
,0゜O」であった場合、力2−信号131には「赤」
に対応するカラーデータが、カラー信号135には「青
」K対応するカラーデータが表わされておプ、マルチプ
レクサ113からの出力である合成カラー信号136に
は、分局されたパルスに対応して交互K「赤」と「青」
とのカラーデータがデータ処理装置101のリアルタイ
ムな介在なしに表示できることとなる。
これに対して、ビクセルデータ128が「0゜0 、0
 、 OJ  以外のピクセルでは、両カラールックア
ップテーブル107,110内のカラーレジスタには同
一のカラーデータが格納されているため色の変色は発生
しない。
なお、カラールックアップテーブルは、本実施例では2
組として説明したが3.4Il1以上の力2−ルックア
ップテーブルを持ちこれを順番に切シ換えて表示するこ
ともできる。
また、本実施例では2組のカラールックアップテーブル
は、同一の構成のものとして説明したが第2力2−ルッ
クアップテーブル以降のものには、変化させる必要のあ
るカラーレジスタのみ持たせその出力のみをマルチプレ
クサに入力させその池の出力は、マルチプレクサを通さ
ずに直接出力させるように回路を構成することも可能で
ある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例のブロック図、第3図はビデオメモリと表
示デバイスの画面との対応を示すブロック図である。 103・・・・・・ビデオメモリ、107,110・・
・・・・カラールックアップテーブル、108・・・・
・・ビデオ信号合成出力回路、109・・・・−・表示
デバイス、112・−・・・・パルス発生回路、(プロ
グラマブル分周回路)、113・・・・−・選択回路(
マルチプレクサ)。

Claims (1)

    【特許請求の範囲】
  1. 複数ピクセルをビデオ信号に基づき表示する表示デバイ
    スと、前記複数のピクセルの画像情報をピクセルデータ
    として記憶しているビデオメモリと、ビデオメモリから
    読み出された各ピクセルデータにより示された画像情報
    に付与すべき色に関するカラーデータを記憶するカラー
    指定部と、ピクセルデータとカラーデータとに基づきビ
    デオ信号を形成するビデオ信号合成出力回路とを含むカ
    ラー表示装置において、前記カラー指定部が同一のピク
    セルデータに対し異なるカラーデータをそれぞれ記憶す
    る複数のカラールックアップテーブルと、選択により互
    いに異なる複数のパルス信号のいずれかを発生可能なパ
    ルス発生回路と、該パルス発生回路から送出されるパル
    ス信号に基づき複数のカラールックアップテーブルから
    出力される複数のカラーデータの1つを選択し該カラー
    データを上記ビデオ信号合成出力回路に送出する選択回
    路とを有することを特徴とするカラー表示装置。
JP61155501A 1986-07-01 1986-07-01 カラ−表示装置 Pending JPS6310193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61155501A JPS6310193A (ja) 1986-07-01 1986-07-01 カラ−表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61155501A JPS6310193A (ja) 1986-07-01 1986-07-01 カラ−表示装置

Publications (1)

Publication Number Publication Date
JPS6310193A true JPS6310193A (ja) 1988-01-16

Family

ID=15607426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61155501A Pending JPS6310193A (ja) 1986-07-01 1986-07-01 カラ−表示装置

Country Status (1)

Country Link
JP (1) JPS6310193A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876883A (ja) * 1981-10-30 1983-05-10 富士通株式会社 画像表示装置
JPS59140487A (ja) * 1983-02-01 1984-08-11 三菱電機株式会社 反転表示制御装置
JPS6115191A (ja) * 1984-06-30 1986-01-23 株式会社東芝 グラフイツク・デイスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876883A (ja) * 1981-10-30 1983-05-10 富士通株式会社 画像表示装置
JPS59140487A (ja) * 1983-02-01 1984-08-11 三菱電機株式会社 反転表示制御装置
JPS6115191A (ja) * 1984-06-30 1986-01-23 株式会社東芝 グラフイツク・デイスプレイ装置

Similar Documents

Publication Publication Date Title
US5602565A (en) Method and apparatus for displaying video image
JPS63282790A (ja) 表示制御装置
JPH0640256B2 (ja) 表示制御装置
US5880741A (en) Method and apparatus for transferring video data using mask data
JPH0383097A (ja) 縦スクロール用アドレス発生装置
EP0216886B1 (en) Video display apparatus
JPS6310193A (ja) カラ−表示装置
EP0264603A2 (en) Raster scan digital display system
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPS62153893A (ja) 文字図形表示装置
US4901062A (en) Raster scan digital display system
JP2820998B2 (ja) 発光素子ドットマトリクスディスプレイのスクロール回路
JP2588433B2 (ja) カラー液晶表示装置の16色発生回路
JP2922519B2 (ja) ビデオ合成装置
JPH0219891A (ja) 表示制御回路
JPS603198B2 (ja) 並列同期型タイミング発生装置
JPH04330490A (ja) 画像表示装置
JPS60154286A (ja) 表示制御装置
JPH08115069A (ja) 画像表示制御装置
JPS62272321A (ja) 表示方式
JPS62237531A (ja) 時分割プログラム出力方式
JPS62262088A (ja) 文字表示方式
JPH0237389A (ja) 階調表示制御装置
JPH01118885A (ja) ビデオインターフェイス変換方式
JPS63228191A (ja) 画像表示制御回路