JPS63104454A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63104454A
JPS63104454A JP25230886A JP25230886A JPS63104454A JP S63104454 A JPS63104454 A JP S63104454A JP 25230886 A JP25230886 A JP 25230886A JP 25230886 A JP25230886 A JP 25230886A JP S63104454 A JPS63104454 A JP S63104454A
Authority
JP
Japan
Prior art keywords
layer
gel
filler
case body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25230886A
Other languages
English (en)
Inventor
Kazuki Era
和樹 江良
Masanori Nakatsuka
中司 正憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25230886A priority Critical patent/JPS63104454A/ja
Publication of JPS63104454A publication Critical patent/JPS63104454A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にケース内で゛ト導体素
子をゲル状充填材でト) II:するとともにその全面
を覆うように樹脂MIに層を形成してなる半導体装置に
関する。
〔従来の技術〕
この種従来の半導体装置として、概略第4図に示すよう
な構成を有するものが知られている。これを簡単に説明
すると、図中符号lは箱体状を呈する無底のケース本体
、2はその底部開口を閉塞する底板となる放熱板で、こ
れによって形成されるケース内には、この放熱板2上に
配設された絶縁基板3を介して複数の半導体素子4が配
設されている。5はこれら半導体素子4の下側に接続さ
れかつ他端が前記ケース−L方に延設されている下側電
極板、6は半導体素子4の上部に接続されケース上方に
延設されている」二側電極板で、また7は半導体素子4
を保護するようにケース内に充填して封入されたゲル状
充填材による充填層、8はifI記電接電極板5の固定
および防湿を行なうための樹脂材による樹脂封止層であ
る。
そして、このような構造による半導体装置は、まず、放
熱板2上に絶縁基板3、半導体素子4、電極板5,6を
取付けし、さらにその周囲を取囲むようにしてケース本
体1を前記放熱板2に接着材で固定した状態で組立てし
、これにゲル状充填材を、前記半導体素子4を埋設する
ように注入して一度硬化させた後、このゲル状充填材に
よる充填層7を密閉するようにその−L層部に樹脂材を
封入して封止層8を形成することで製造されるものであ
った。
〔発明が解決しようとする問題点〕
ところで、前述した構成による従来の半導体装置におい
ては、上述した樹脂封止を、高温状態で硬化させるため
に、その下層のゲル状充填材による充填層7が膨張した
状態で樹脂材が硬化してしまうもので、次のような問題
が生じている。すなわち、このようにして製造される半
導体装置に対し熱疲労試験を施した場合に、電極板5.
6は樹脂封止層8により一部が固定されるために、ゲル
状充填材の膨張、収縮による応力は、すべて半導体素子
4と素子上部に堆イ・1けられた1−側電極板6との間
のはんだ層部分に加わることとなり、最終的にはこのは
んだ層部分に亀裂が入り、リードオープン不良を生じる
虞れがあった。
このため、上述した熱による応力吸収用として従来は、
第5図に示すように、電極板6の一部にS字状のベンド
部6aを設け、これにより−1−述した熱膨張、収縮に
よる内部応力を吸収させるようにしてなる構成が採用さ
れていた。しかしながら、このような従来構造では、熱
によるゲル状充填材の膨張/収縮により発生する内部応
力は、直接半導体素子4とS字状ベンド部6a間のはん
だ層部分9に集中することとなり、弾力性に乏しい単な
るS字状ベンド部6aのみでは、熱1彫張、収縮による
応力を適切かつ確実に吸収することは不充分なもので、
このような問題点を一掃し得る何らかの対策を講じるこ
とが9!まれている。
本発明は上述した71G情に鑑みてなされたちので、上
述した従来の問題点が改善された信頼性の高い半導体装
置を得ることを目的としている。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、内部がゲル状充填材による
充填層と樹脂封止層との二層で封止されたケースの側壁
部内側に、前記樹脂封止層側が密閉されかつゲル状充填
材による充填層側に開口する空室を設け、この空室内に
前記ゲル状充填材の温度変化に伴なう膨張、収縮を吸収
し得る空気層を形成するようにしたものである。
〔作用〕
本発明によれば、ゲル状充填材の熱膨張、収縮をケース
内側の空室内の空気層によって簡単かつ適切に吸収し、
半導体素子と電極板間を固着するはんだ層部分に加わる
応力集中を緩和し得るものである。
〔実施例〕
以下、本発明を図面に示した実施例を用いて詳細に説明
する。
第1図ないし第3図は本発明に係る半導体装置の一実施
例を示すものであり、これらの図において前述した第4
図および第5図と同一または相当する部分には同一番号
を付してその説明は省略する。
さて、本発明によれば、内部がゲル状充填材による充填
層7と樹脂封止層8との二層で封止されたケース本体1
の側壁部内側に、前記樹脂対I■二層8側(−上部)が
密閉されかつゲル状充填材による充填層7側(F部)に
開口する空室10を設け、この空室10内に前記ゲル状
充填材の温1m変化に伴なう膨張、収縮を吸収し得る空
気層を形成するようにしたところに特徴を有している。
なお、図中11は前記空室10を形成するケース本体1
内壁の筒状壁部である。
すなわち、本発明による半導体装置は、上述したように
ケース本体1内壁に対し筒状壁部11を一体に突設する
ことで、その内部にケース下側にのみ開口する空室10
を形成するとともに、ケース内で少なくとも前記空室I
Oの開口部よりも上方位置まで前記ゲル状充填材を充填
し、さらにその上部を覆うように樹脂材にょる封止層8
を形成することによって得られるものである。
そして、このようにして得られた半導体装置は、装置周
囲での温度変化、または素子本体からの発熱などによっ
て生じるゲル充填材にょる封止層7の膨張/収縮は、前
記空室lo内の空気層によって緩衝されるものであり、
これにより従来樹脂封1に二層8を介して電極板6から
応力として半導体素子4上部のはんだ層部分9に集中す
る等といった問題を一掃し、応力集中を緩和できること
から、上述したはんだ層部分9での亀裂による接続不良
等といった問題を未然に防止し得るなどの利点がある。
なお、本発明は上述した実施例構造に限定されず、各部
の形状、構造等を、適宜変形、変更することは自由であ
る。たとえばL述した実施例では、空気層を形成するた
めの空室10を、ケース本体1を構成する側壁部内側で
その四隅部よりの四個所に設けた場合を示しているが、
本発明はこれに限定されず、他の個所に設けても、また
ケース内側の全周にわたって設けてもよいことは容易に
理解されよう。
〔発明の効果〕
以−ヒ説明したように、本発明に係るY:導体装置によ
れば、内部がゲル状充填材による充填層と樹脂対fL層
との二層で封止されたケースの側壁部内側に、前記樹脂
封!F層側が密閉されかつゲル状充填材による充填層側
に開口する空室を設け、この空室内に前記ゲル状充填材
の温度変化に伴なう膨張、収縮を吸収し得る空気層を形
成するようにしたので、簡単かつ安価な構成にもかかわ
らず、周囲温度変化によるゲル状充填材の膨張/収縮に
よって従来問題とされていた電極板接続部等に対しての
応力集中を緩和することができ、これにより動作トでの
信頼性を大幅に向上させ得る等といった種々優れた効果
がある。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の一実施例を示す要部
拡大断面図、第2図および第3図は本発明を特徴づける
ケース本体の平面図およびその■−■線断面図、第4図
は従来例を示す概略断面図、第5図はその要部拡大図で
ある。 1・・・・ケース本体、2・・・・放熱板、3・・・・
絶縁基板、4・・・・半導体素子、5・・・・上側電極
板、6・・・・下側電極板、7・・・・ゲル状充填材に
よる充填層、8・・・・樹脂M+FM、9・・・・はん
だ層部分、10・・・・空室、11・・・・空室形成用
筒状壁部。

Claims (1)

    【特許請求の範囲】
  1.  貫通した収容空間を形成する箱体状のケース本体と、
    その底部開口を閉塞するようにケース本体に接着固定さ
    れる放熱板と、前記ケース本体内で放熱板上に絶縁基板
    を介して配設される半導体素子と、この半導体素子の上
    、下に接続されかつ前記ケース本体外方に延設される上
    、下電極板を備え、前記半導体素子よりも上方位置まで
    前記ケース本体内にゲル状充填材を充填するとともに、
    この充填層を全面にわたって覆うように前記ケース本体
    内に樹脂封止層を形成してなる半導体装置において、前
    記ケース本体の側壁部内側に、前記樹脂封止層側が密閉
    されかつゲル状充填材による充填層側に開口する空室を
    設け、この空室内に前記ゲル状充填材の温度変化に伴な
    う膨張、収縮を吸収する空気層を形成したことを特徴と
    する半導体装置。
JP25230886A 1986-10-22 1986-10-22 半導体装置 Pending JPS63104454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25230886A JPS63104454A (ja) 1986-10-22 1986-10-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25230886A JPS63104454A (ja) 1986-10-22 1986-10-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS63104454A true JPS63104454A (ja) 1988-05-09

Family

ID=17235444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25230886A Pending JPS63104454A (ja) 1986-10-22 1986-10-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS63104454A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101545U (ja) * 1990-02-05 1991-10-23
AT414061B (de) * 2002-06-03 2006-08-15 Datacon Semiconductor Equip Verfahren und vorrichtung zum herstellen einer, insbesondere vertikalen, anordnung aus mindestens zwei elektronischen komponenten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101545U (ja) * 1990-02-05 1991-10-23
AT414061B (de) * 2002-06-03 2006-08-15 Datacon Semiconductor Equip Verfahren und vorrichtung zum herstellen einer, insbesondere vertikalen, anordnung aus mindestens zwei elektronischen komponenten

Similar Documents

Publication Publication Date Title
KR900017153A (ko) 반도체 장치 및 그 제조방법
JPH04321259A (ja) 半導体装置
JPH02222565A (ja) 半導体装置
JPS63104454A (ja) 半導体装置
JPS63240053A (ja) 半導体装置
JPH01298753A (ja) ヒートシンク付ピングリッドアレイicパッケージ
JP2593867Y2 (ja) 複合半導体装置
JP2605434Y2 (ja) 複合半導体装置
JPS58121652A (ja) 混成集積回路装置
JPS62274651A (ja) 半導体装置
JPS6130424B2 (ja)
JPH0927590A (ja) 複合半導体装置
CN117790431A (zh) 一种功率模块的封装结构及其制备方法
JPS5837694B2 (ja) 半導体装置
JPH0241865Y2 (ja)
JPS63296250A (ja) 半導体装置
JPH02298051A (ja) 半導体装置
JPS6218049Y2 (ja)
JPH0864709A (ja) 半導体装置及びその製造方法
JPS6211004Y2 (ja)
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPH0351299B2 (ja)
JPS6254944A (ja) 密閉構造形半導体樹脂容器
KR100199280B1 (ko) 기밀성이 향상된 모듈 케이스 및 이를 채용한 전력반도체모듈
JPH01114058A (ja) 樹脂封止型半導体装置