JPS63108598A - サンプリングホ−ルド回路 - Google Patents
サンプリングホ−ルド回路Info
- Publication number
- JPS63108598A JPS63108598A JP61254969A JP25496986A JPS63108598A JP S63108598 A JPS63108598 A JP S63108598A JP 61254969 A JP61254969 A JP 61254969A JP 25496986 A JP25496986 A JP 25496986A JP S63108598 A JPS63108598 A JP S63108598A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- electrode
- mos
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えば固体撮像装置の出力部に使用して好適な
サンプリングホールド回路に関する。
サンプリングホールド回路に関する。
本発明は例えば固体撮像装置の出力部に使用して好適な
サンプリングホールド回路であって、信号入力端子を一
方の導電形式のトランジスタの一方の被制御電極に接続
すると共にこの一方の導電形式のトランジスタの他方の
被制御？ａ極にコンデンサと他方の導電形式の半導体素
子の被制御電極とを接続し、一方の導電形式のトランジ
スタの制御電極にサンプリングパルスを供給すると共に
他方の導電形式の半導体素子の制御電極にサンプリング
パルスと逆相のパルスを供給し、コンデンサの両端にサ
ンプリングホールド信号を得る様にしたことにより、雑
音成分のない良好なサンプリングホールド信号を得る様
にし、これを例えば固体撮像装置の出力部に使用する場
合には電荷検出信号を良好にサンプリングホールドした
信号を低域通過フィルタに供給して良好なビデオ信号を
得ることができる様にしたものである。
サンプリングホールド回路であって、信号入力端子を一
方の導電形式のトランジスタの一方の被制御電極に接続
すると共にこの一方の導電形式のトランジスタの他方の
被制御？ａ極にコンデンサと他方の導電形式の半導体素
子の被制御電極とを接続し、一方の導電形式のトランジ
スタの制御電極にサンプリングパルスを供給すると共に
他方の導電形式の半導体素子の制御電極にサンプリング
パルスと逆相のパルスを供給し、コンデンサの両端にサ
ンプリングホールド信号を得る様にしたことにより、雑
音成分のない良好なサンプリングホールド信号を得る様
にし、これを例えば固体撮像装置の出力部に使用する場
合には電荷検出信号を良好にサンプリングホールドした
信号を低域通過フィルタに供給して良好なビデオ信号を
得ることができる様にしたものである。
従来、固体撮像装置の出力部に使用されるサンプリング
ホールド回路として第５図に示す様なものが提案されて
いる。
ホールド回路として第５図に示す様なものが提案されて
いる。
この第５図に示すサンプリングホールド回路は、固体撮
像装置の電荷検出部において得られる電荷検出信号、例
えば第６図Ａに示す様に、電圧Ｅ。
像装置の電荷検出部において得られる電荷検出信号、例
えば第６図Ａに示す様に、電圧Ｅ。
を基準電圧として検出された信号電圧レベルＥ１＋Ｅ２
．Ｅ３ ・・・を有する電荷検出信号ｓ１が供給され
る電荷検出信号入力端子（１）をバッファ増幅器（２）
を介してスイッチング素子を構成するｎチャンネルＭＯ
Ｓ型電界効果トランジスタ（以下、ｎ−ＭＯＳ ＦＥＴ
という）（３）のソース電極に接続すると共にこのｎ−
ＭＯＳ ＦＥＴ（３）のゲート電極を第６図Ｂに示す様
にｉ！荷検出信号Ｓ１に同期させたサンプリングパルス
φｓ１が供給されるサンプリングパルス入力端子（４）
ニ接続し、またｎ−ＭＯＳ ＰＥＴ ＜３）のドレイン
電極をホールド用コンデンサ（５）を介して接地すると
共にこのｎ−ＭＯＳ ＰＥＴ （３）のドレイン電極と
コンデンサ（５）の一端との接続中点をバッファ増幅器
（６）を介してサンプリングホールド信号出力端子（７
）に接続することによって構成される。
．Ｅ３ ・・・を有する電荷検出信号ｓ１が供給され
る電荷検出信号入力端子（１）をバッファ増幅器（２）
を介してスイッチング素子を構成するｎチャンネルＭＯ
Ｓ型電界効果トランジスタ（以下、ｎ−ＭＯＳ ＦＥＴ
という）（３）のソース電極に接続すると共にこのｎ−
ＭＯＳ ＦＥＴ（３）のゲート電極を第６図Ｂに示す様
にｉ！荷検出信号Ｓ１に同期させたサンプリングパルス
φｓ１が供給されるサンプリングパルス入力端子（４）
ニ接続し、またｎ−ＭＯＳ ＰＥＴ ＜３）のドレイン
電極をホールド用コンデンサ（５）を介して接地すると
共にこのｎ−ＭＯＳ ＰＥＴ （３）のドレイン電極と
コンデンサ（５）の一端との接続中点をバッファ増幅器
（６）を介してサンプリングホールド信号出力端子（７
）に接続することによって構成される。
しかしながら、この様に構成されたこのサンプリングホ
ールド回路においては、サンプリングパルスφｓ１がｎ
−ＭＯＳ ＰＥＴ （３１のゲート電極に供給されると
、ｎ−ＭＯＳ ＰＥＴ （３）のゲート・ドレイン間容
量に起因して第６図Ｃに示す様なサンプリングパルスφ
ｓ１を微分した波形を有する雑音信号ＳＮＩが発生し、
この雑音信号ＳＮｘが電荷検出信号Ｓ１をサンプリング
した部分にｍ畳し、このため、この場合におけるサンプ
リングホールド信号Ｓ２は、第６図りに示す様にこの雑
音信号ＳＮ１成分を含むのみならず、この雑音信号ＳＮ
１成分の下端電圧においてホールドされた信号Ｓｚｉな
ってしまい、本来ホールドすべき電圧Ｅｌ ＊ Ｅ２
、Ｅ３ ・・・をホールドしたサンプリングホールド信
号を得ることができないという不都合があった。
ールド回路においては、サンプリングパルスφｓ１がｎ
−ＭＯＳ ＰＥＴ （３１のゲート電極に供給されると
、ｎ−ＭＯＳ ＰＥＴ （３）のゲート・ドレイン間容
量に起因して第６図Ｃに示す様なサンプリングパルスφ
ｓ１を微分した波形を有する雑音信号ＳＮＩが発生し、
この雑音信号ＳＮｘが電荷検出信号Ｓ１をサンプリング
した部分にｍ畳し、このため、この場合におけるサンプ
リングホールド信号Ｓ２は、第６図りに示す様にこの雑
音信号ＳＮ１成分を含むのみならず、この雑音信号ＳＮ
１成分の下端電圧においてホールドされた信号Ｓｚｉな
ってしまい、本来ホールドすべき電圧Ｅｌ ＊ Ｅ２
、Ｅ３ ・・・をホールドしたサンプリングホールド信
号を得ることができないという不都合があった。
そこでまた第７図に示す様なサンプリングホールド回路
も提案されている。
も提案されている。
この第７図に示すサンプリングホールド回路は、ンジス
タ（以下、Ｐ−ＭＯＳ Ｆｌ！↑という）（８）を設け
、このＰ−ＭＯＳ ＦＥＴ ＋８）のソース電極及びド
レインｍ橿を夫々ｎ−ＭＯ３ＰＥＴ （３）のソース電
極及びドレイン電極に接続すると共にこのＰ−ＭＯＳ
ＰＥＴ（８）のゲートミス入力端子（９）に接続するこ
とにより構成される。
タ（以下、Ｐ−ＭＯＳ Ｆｌ！↑という）（８）を設け
、このＰ−ＭＯＳ ＦＥＴ ＋８）のソース電極及びド
レインｍ橿を夫々ｎ−ＭＯ３ＰＥＴ （３）のソース電
極及びドレイン電極に接続すると共にこのＰ−ＭＯＳ
ＰＥＴ（８）のゲートミス入力端子（９）に接続するこ
とにより構成される。
この第７図従来例のサンプリングホールド回路は、Ｐ−
ＭＯＳ Ｆ！！↑（８）のゲート？ａ極に逆相パルスφ
ｓ２を供給したときに、Ｐ−ＭＯＳ ＦＥＴ （８）の
ゲート・ソース間容量に起因する第８図Ｅに示す様な雑
音信号ＳＮ２を生じせしめ、即ち、ｎ−ＭＯＳ Ｆｔ！
Ｔ （３）に第８１２ＩＢに示すサンプリングパルスφ
ｓ１を供給したときに生ずる第８図Ｃに示す雑音信号Ｓ
Ｎ１と逆相の雑音信号ＳＮ２を生じせしめ、雑音信号Ｓ
Ｍ１を雑音信号ＳＮ２で打ち消し、第８図Ａに示す電荷
検出信号Ｓ１の信号成分を良好にサンプリングホールド
しようとするものである。
ＭＯＳ Ｆ！！↑（８）のゲート？ａ極に逆相パルスφ
ｓ２を供給したときに、Ｐ−ＭＯＳ ＦＥＴ （８）の
ゲート・ソース間容量に起因する第８図Ｅに示す様な雑
音信号ＳＮ２を生じせしめ、即ち、ｎ−ＭＯＳ Ｆｔ！
Ｔ （３）に第８１２ＩＢに示すサンプリングパルスφ
ｓ１を供給したときに生ずる第８図Ｃに示す雑音信号Ｓ
Ｎ１と逆相の雑音信号ＳＮ２を生じせしめ、雑音信号Ｓ
Ｍ１を雑音信号ＳＮ２で打ち消し、第８図Ａに示す電荷
検出信号Ｓ１の信号成分を良好にサンプリングホールド
しようとするものである。
（発明が解決しようとする問題点）
しかしながら、斯る第７図従来例のサンプリングホール
ド回路においては、電荷検出信号の直流レベルが変動す
るとｎ−ＭＯＳ ＦＥＴ（３）のゲート・ソース間電圧
とＰ−ＭＯＳ ＦＥＴ ＋８１のゲート・ソース間電圧
とが異なってしまうため、電荷検出信号の直流レベルの
大きさによってｎ−ＭＯＳ ＰＥＴ （３）のカットオ
フ時とＰ−ＭＯＳ ＰＥＴ （８１のカットオフ時とが
ずれてしまう。即ち、電荷検出信号Ｓ１の信号電圧レベ
ルが大きいとｎ−ＭＯＳ ＰＥＴ （３１がＰ−ＭＯＳ
ＰＥＴ （８）よりも先にカットオフし、逆に信号電
圧レベルが小さいと号電圧レベルが高いときは、例えば
電圧Ｅｌであるときは、雑音信号ＳＮＩとＳＮ２の前端
部分は打ち消し合うとしても雑音信号ＳＮ２の後備部分
が電荷検出信号Ｓ１に１畳されてしまい、この雑音信号
ＳＮ２成分の上端部電圧がホールドされてしまうことに
なり、また信号電圧レベルが低いときは、例えば電荷検
出信号Ｓ１が電圧Ｅ３のときは、雑音信号ＳＮｔとＳＮ
２の前端部分は打ち消し合うとじても雑音信号ＳＨ１の
後端部分が電荷キ★出イｄ号Ｓ１のサンプリング部分に
ｍ！されてしまい、この雑音信号５ｔＪ１成分の下端都
電圧がホールドされてしまうことになる。この様にこの
第７図従来例のサンプリングホールド回路においても本
来ホールドすべき電圧Ｅｌ、Ｅ３ ・・・をホールド
したサンプリングホールド信号を得ることができないと
いう不都合があった。
ド回路においては、電荷検出信号の直流レベルが変動す
るとｎ−ＭＯＳ ＦＥＴ（３）のゲート・ソース間電圧
とＰ−ＭＯＳ ＦＥＴ ＋８１のゲート・ソース間電圧
とが異なってしまうため、電荷検出信号の直流レベルの
大きさによってｎ−ＭＯＳ ＰＥＴ （３）のカットオ
フ時とＰ−ＭＯＳ ＰＥＴ （８１のカットオフ時とが
ずれてしまう。即ち、電荷検出信号Ｓ１の信号電圧レベ
ルが大きいとｎ−ＭＯＳ ＰＥＴ （３１がＰ−ＭＯＳ
ＰＥＴ （８）よりも先にカットオフし、逆に信号電
圧レベルが小さいと号電圧レベルが高いときは、例えば
電圧Ｅｌであるときは、雑音信号ＳＮＩとＳＮ２の前端
部分は打ち消し合うとしても雑音信号ＳＮ２の後備部分
が電荷検出信号Ｓ１に１畳されてしまい、この雑音信号
ＳＮ２成分の上端部電圧がホールドされてしまうことに
なり、また信号電圧レベルが低いときは、例えば電荷検
出信号Ｓ１が電圧Ｅ３のときは、雑音信号ＳＮｔとＳＮ
２の前端部分は打ち消し合うとじても雑音信号ＳＨ１の
後端部分が電荷キ★出イｄ号Ｓ１のサンプリング部分に
ｍ！されてしまい、この雑音信号５ｔＪ１成分の下端都
電圧がホールドされてしまうことになる。この様にこの
第７図従来例のサンプリングホールド回路においても本
来ホールドすべき電圧Ｅｌ、Ｅ３ ・・・をホールド
したサンプリングホールド信号を得ることができないと
いう不都合があった。
本発明は、斯る点に鑑み、本来ホールドすべき電圧をホ
ールドした良好なサンプリングホールド信号を得ること
ができる様にしたサンプリングホールド回路を提供する
ことを目的とする。
ールドした良好なサンプリングホールド信号を得ること
ができる様にしたサンプリングホールド回路を提供する
ことを目的とする。
本発明サンプリングホールド回路は、例えば第１図に示
す様に、信号入力端子（１１を一方の導電形式のトラン
ジスタ（３）の一方の被制御電極に接続すると共にこの
一方の導電形式のトランジスタ（３ンの他方の被制御電
極にコンデンサ（５）と他方の導電形式の半導体素子（
１０）の被制御電極とを接続し、一方の導電形式のトラ
ンジスタ（３）の制御電極にサンプリングパルスφｓ１
を供給すると共に他方の導電形式の半導体素子（１０）
の制御電極にサンプリングパルスφｓ１と逆相のパルス
φｓ２を供給し、コンデンサ（５）の両端にサンプリン
グホールド信号を得る様にしたものである。
す様に、信号入力端子（１１を一方の導電形式のトラン
ジスタ（３）の一方の被制御電極に接続すると共にこの
一方の導電形式のトランジスタ（３ンの他方の被制御電
極にコンデンサ（５）と他方の導電形式の半導体素子（
１０）の被制御電極とを接続し、一方の導電形式のトラ
ンジスタ（３）の制御電極にサンプリングパルスφｓ１
を供給すると共に他方の導電形式の半導体素子（１０）
の制御電極にサンプリングパルスφｓ１と逆相のパルス
φｓ２を供給し、コンデンサ（５）の両端にサンプリン
グホールド信号を得る様にしたものである。
（作用〕
斯る本発明に依れば、一方の導電形式のトランジスタ（
３）の制御電極に供給されるサンプリングパルスφｓ１
と他方の導電形式の半導体素子（１０）の制御電極に供
給されるパルスφｓ２とは逆相関係にあるので、一方の
導電形式のトランジスタ（３）の制御電極と他方の被制
御電極との間の容量に起因して生ずる雑音信号ＳＮ１と
他方の導電形式の半導体素子（１０）の制御電極と被制
御電極との間の容量に起因して生ずる雑音信号ＳＮＩと
は逆相関係の信号となる。また、この場合、本発明に依
れば、人力信号Ｓ１は第１の導電形式のトランジスタ（
３）のみを通過してコンデンサ（５）に供給されるので
、第１の導電形式のトランジスタ（３）及び第２の導電
形式の半導体素子（１０）のカットオフのタイミングに
は関係なく、雑音信号ＳＨ１とＳＮ３とは完全に打ち消
し合い、第１の導電形式のトランジスタ（３）によって
サンプリングされた人力信号に雑音信号ＳＮＩ又は３Ｎ
３が重畳されることがなくなる。
３）の制御電極に供給されるサンプリングパルスφｓ１
と他方の導電形式の半導体素子（１０）の制御電極に供
給されるパルスφｓ２とは逆相関係にあるので、一方の
導電形式のトランジスタ（３）の制御電極と他方の被制
御電極との間の容量に起因して生ずる雑音信号ＳＮ１と
他方の導電形式の半導体素子（１０）の制御電極と被制
御電極との間の容量に起因して生ずる雑音信号ＳＮＩと
は逆相関係の信号となる。また、この場合、本発明に依
れば、人力信号Ｓ１は第１の導電形式のトランジスタ（
３）のみを通過してコンデンサ（５）に供給されるので
、第１の導電形式のトランジスタ（３）及び第２の導電
形式の半導体素子（１０）のカットオフのタイミングに
は関係なく、雑音信号ＳＨ１とＳＮ３とは完全に打ち消
し合い、第１の導電形式のトランジスタ（３）によって
サンプリングされた人力信号に雑音信号ＳＮＩ又は３Ｎ
３が重畳されることがなくなる。
以下、第１図〜第４図を参照して本発明サンプリングホ
ールド回路の一実施例につき本発明を第５図従来例及び
第７図従来例と同様に固体撮像装置の出力部に適用した
場合を例にして説明しよう。
ールド回路の一実施例につき本発明を第５図従来例及び
第７図従来例と同様に固体撮像装置の出力部に適用した
場合を例にして説明しよう。
尚、この第１図〜第４図において、第５図〜第８図に対
応する部分には同一符号を付し、その詳細説明は省略す
る。
応する部分には同一符号を付し、その詳細説明は省略す
る。
本例においては、第ぢ図従来例と同様に電荷検出信号入
力端子（１）をバッファ増幅器（２）を介してｎ−ＭＯ
Ｓ Ｆｔ！Ｔ （３）のソース電極に接続すると共にこ
のｎ−ＭＯＳ ＰＥＴ （３）のゲート電極を第３図Ｂ
に示す様に電荷検出信号Ｓ１に同期させたサンプリング
パルスφｓ１が供給されるサンプリングパルス入力端子
（４）に接続する。
力端子（１）をバッファ増幅器（２）を介してｎ−ＭＯ
Ｓ Ｆｔ！Ｔ （３）のソース電極に接続すると共にこ
のｎ−ＭＯＳ ＰＥＴ （３）のゲート電極を第３図Ｂ
に示す様に電荷検出信号Ｓ１に同期させたサンプリング
パルスφｓ１が供給されるサンプリングパルス入力端子
（４）に接続する。
またｎ−ＭＯＳ ＦＥＴ （３１のドレイン電極をホー
ルド用のコンデンサ（５）を介して接地すると共にこの
ｎ−ＭＯＳ ＦＥＴ （３１のドレイン電極とコンデン
サ（５）の一端との接続中点をバッファ増’Ｍ ｍ （
６１を介してサンプリングホールド信号出力端子（７）
に接続する。
ルド用のコンデンサ（５）を介して接地すると共にこの
ｎ−ＭＯＳ ＦＥＴ （３１のドレイン電極とコンデン
サ（５）の一端との接続中点をバッファ増’Ｍ ｍ （
６１を介してサンプリングホールド信号出力端子（７）
に接続する。
また本例においては、第２図にも示す様にＰ−ＭＯＳ
Ｆｉｌ！Ｔ （１０）を設け、このＰ−ＭＯＳ ＦＥ
Ｔ （１０）のドレイン電極（ＩＯＤ）をｎ−ＭＯＳ
ＦＥＴ （３）のドレイン電極（３Ｄ）に接続すると
共にゲート電極（ＩＯＣ）を逆相パルス入力端子（９）
に接続する。この場合、Ｐ−ＭＯＳ ＦＦ！Ｔ （１
０）については、ソース電極を設けない様にすると共に
ゲート・ｇレイン間容Ｍをｎ−ＭＯＳ ＰＥＴ （３１
のゲート・−゛／ン間容量と等しくなる様にする。尚、
この第２図において、（３Ｓ）及び（３Ｇ）は夫々ｎ−
ＭＯ３ＰＥＴ （３１のソース電極及びドレイン電極、
（１１）はＰ型シリコン基板、（１２３）及び（１２０
）は夫々Ｎ型拡散領域からなるｎ−ＭＯＳ ＦＥＴ（３
）のソース領域及びドレイン領域、（１３）はＮつエル
、（１４Ｓ）及び（１４０）は夫々Ｐ型拡散領域からな
るＰ−ＭＯＳ ＰＥＴ （１０）のソース領域及びド
レイン領域、（１５） 、 （１６）及び（１７）は
夫々絶縁層である。
Ｆｉｌ！Ｔ （１０）を設け、このＰ−ＭＯＳ ＦＥ
Ｔ （１０）のドレイン電極（ＩＯＤ）をｎ−ＭＯＳ
ＦＥＴ （３）のドレイン電極（３Ｄ）に接続すると
共にゲート電極（ＩＯＣ）を逆相パルス入力端子（９）
に接続する。この場合、Ｐ−ＭＯＳ ＦＦ！Ｔ （１
０）については、ソース電極を設けない様にすると共に
ゲート・ｇレイン間容Ｍをｎ−ＭＯＳ ＰＥＴ （３１
のゲート・−゛／ン間容量と等しくなる様にする。尚、
この第２図において、（３Ｓ）及び（３Ｇ）は夫々ｎ−
ＭＯ３ＰＥＴ （３１のソース電極及びドレイン電極、
（１１）はＰ型シリコン基板、（１２３）及び（１２０
）は夫々Ｎ型拡散領域からなるｎ−ＭＯＳ ＦＥＴ（３
）のソース領域及びドレイン領域、（１３）はＮつエル
、（１４Ｓ）及び（１４０）は夫々Ｐ型拡散領域からな
るＰ−ＭＯＳ ＰＥＴ （１０）のソース領域及びド
レイン領域、（１５） 、 （１６）及び（１７）は
夫々絶縁層である。
この様に構成された本例のサンプリングホールド回路に
おいでは、ＩＩ荷検出信号入力端子（１）に供給される
電荷検出信号Ｓ１はサンプリングパルスφｓ１によって
スイッチングするｎ−ＭＯＳ ＦＥＴ （３）によって
サンプリングされ、このサンプリングされた信号電圧が
コンデンサ（５）によってホールドされ、このホールド
された電圧がバッファアンプ（６）を介してサンプリン
グホールド信号出力端子（７）に得られる。
おいでは、ＩＩ荷検出信号入力端子（１）に供給される
電荷検出信号Ｓ１はサンプリングパルスφｓ１によって
スイッチングするｎ−ＭＯＳ ＦＥＴ （３）によって
サンプリングされ、このサンプリングされた信号電圧が
コンデンサ（５）によってホールドされ、このホールド
された電圧がバッファアンプ（６）を介してサンプリン
グホールド信号出力端子（７）に得られる。
ここに本例においても、第３図Ｂに示すサンプリングパ
ルスφｓ１がｎ−ＭＯＳ Ｆｔ！Ｔ １３＞のゲート電
極に供給されると、このｎ−ＭＯＳ ＦＥ！Ｔ （３）
のゲート・ドレイン間容量に起因する第３図Ｃに示す様
な雑音信号ＳＮ１が発生することになるが、サンプリン
グパルスφｓ１の逆相関係にある第３図りに示す逆相パ
ルスφＳ、がＰ−ＭＯＳ ＰＥＴ （１０）のゲート
電極に供給されることによってＰ−ＭＯＳ ＦＥＴ
（１０）のゲート・ドレイン間容量に起因する第２図計
に示すような雑音信号ｓＮ３が発生することになるので
、雑音信号ＳＮ１はこの雑音信号ＳＮ３によって打ち消
されることになる。
ルスφｓ１がｎ−ＭＯＳ Ｆｔ！Ｔ １３＞のゲート電
極に供給されると、このｎ−ＭＯＳ ＦＥ！Ｔ （３）
のゲート・ドレイン間容量に起因する第３図Ｃに示す様
な雑音信号ＳＮ１が発生することになるが、サンプリン
グパルスφｓ１の逆相関係にある第３図りに示す逆相パ
ルスφＳ、がＰ−ＭＯＳ ＰＥＴ （１０）のゲート
電極に供給されることによってＰ−ＭＯＳ ＦＥＴ
（１０）のゲート・ドレイン間容量に起因する第２図計
に示すような雑音信号ｓＮ３が発生することになるので
、雑音信号ＳＮ１はこの雑音信号ＳＮ３によって打ち消
されることになる。
この場合、本例においては、電荷検出信号Ｓ１はＰ−Ｍ
ＯＳ ＦＥＴ （１０）を通過せず、ｎ−ＭＯＳ ＰＥ
Ｔ （３１のみを通過する様になされているので、ｎ−
ＭＯＳ ＦＦＴ（３）及びＰ−ＭＯＳ ＰＥＴ （１
０）のカットオフ・タイミングに関係なく雑音信号ＳＮ
１は雑音信号ＳＮ３によって打ち消されることになる。
ＯＳ ＦＥＴ （１０）を通過せず、ｎ−ＭＯＳ ＰＥ
Ｔ （３１のみを通過する様になされているので、ｎ−
ＭＯＳ ＦＦＴ（３）及びＰ−ＭＯＳ ＰＥＴ （１
０）のカットオフ・タイミングに関係なく雑音信号ＳＮ
１は雑音信号ＳＮ３によって打ち消されることになる。
この様に本例においては、雑音信号ＳＮＩとＳＮ３とは
完全に打ち消し合う様にされているので、第３図Ａに示
す電荷検出信号Ｓ１は、第３図Ｂに示すサンプリングパ
ルスＳ１によってサンプリングされ、第３図Ｆに示す様
な雑音成分のない良好なサンプリングホールド信号＆令
得ることができ、従って、これをローパスフィルタ（図
示せず）に供給するときは、良好なビデオ信号を得る。
完全に打ち消し合う様にされているので、第３図Ａに示
す電荷検出信号Ｓ１は、第３図Ｂに示すサンプリングパ
ルスＳ１によってサンプリングされ、第３図Ｆに示す様
な雑音成分のない良好なサンプリングホールド信号＆令
得ることができ、従って、これをローパスフィルタ（図
示せず）に供給するときは、良好なビデオ信号を得る。
ことができる。
尚、上述実施例におイテは、Ｐ−ＭＯＳ Ｆｉｌ！↑
（１０）につき、ドレイン領域（１４Ｄ）とソース領域
（１４５）とを設ける様にしたが、この代わりに、第４
図に示す様にソース領域を設けず、ドレイン領域（１４
０）のみを設ける様にしても良く、この場合にも、上述
同様の作用効果を得ることができる。
（１０）につき、ドレイン領域（１４Ｄ）とソース領域
（１４５）とを設ける様にしたが、この代わりに、第４
図に示す様にソース領域を設けず、ドレイン領域（１４
０）のみを設ける様にしても良く、この場合にも、上述
同様の作用効果を得ることができる。
また上述実施例においてはスイッチング素子としてｎ−
ＭＯＳ ＰＥＴ （３）を設け、逆相パルスを供給する
ＰＥＴをＰ−ＭＯＳ ＦＥＴ （１０）としたが、こ
の代わりに、スイッチング素子としてＰ−ＭＯＳ ＦＥ
Ｔを設け、逆相パルスを供給するＰＥＴをｎ−ＭＯＳ
ＦＥＴとしても良く、この場合にも、上述同様の作用効
果を得ることができる。
ＭＯＳ ＰＥＴ （３）を設け、逆相パルスを供給する
ＰＥＴをＰ−ＭＯＳ ＦＥＴ （１０）としたが、こ
の代わりに、スイッチング素子としてＰ−ＭＯＳ ＦＥ
Ｔを設け、逆相パルスを供給するＰＥＴをｎ−ＭＯＳ
ＦＥＴとしても良く、この場合にも、上述同様の作用効
果を得ることができる。
尚、本発明は上述実施例に限らず、本発明の要しを逸脱
することなく、その他、種々の構成が取り得ることは勿
論である。
することなく、その他、種々の構成が取り得ることは勿
論である。
本発明に依れば、サンプリングパルスφｓ１により人力
信号をサンプリングする第１の導電形式のトランジスタ
（３）のほかに、人力信号を通過させない第２の導電形
式の半導体素子（１０）を設け、この第２の導電形式の
半導体素子において第１の導電形式のトランジスタ（３
）に発生する雑音信号ＳＮｔと逆相関係にある雑音信号
ＳＮ、を発生させ、この雑音信号ＳＮ２で雑音信号ＳＮ
１を打ち消す様になされているので、第１の導電形式の
トランジスタ（３）及び第２の導電形式の半導体素子（
１０）のカットオフ・タイミングに関係なく、雑音信号
ＳＮＩを雑音信号ｓＮ３により完全に打ち消した雑音成
分のないサンプリングホールド信号Ｓ＋９得ることがで
きるという利益がある。従って、また本発明を固体撮像
装置の出力部に使用する場合には電荷検出１８号を良好
にサンプリングホールドした信号を低域通過フィルタに
供給して良好なビデオ信号を得ることができるという利
益がある。
信号をサンプリングする第１の導電形式のトランジスタ
（３）のほかに、人力信号を通過させない第２の導電形
式の半導体素子（１０）を設け、この第２の導電形式の
半導体素子において第１の導電形式のトランジスタ（３
）に発生する雑音信号ＳＮｔと逆相関係にある雑音信号
ＳＮ、を発生させ、この雑音信号ＳＮ２で雑音信号ＳＮ
１を打ち消す様になされているので、第１の導電形式の
トランジスタ（３）及び第２の導電形式の半導体素子（
１０）のカットオフ・タイミングに関係なく、雑音信号
ＳＮＩを雑音信号ｓＮ３により完全に打ち消した雑音成
分のないサンプリングホールド信号Ｓ＋９得ることがで
きるという利益がある。従って、また本発明を固体撮像
装置の出力部に使用する場合には電荷検出１８号を良好
にサンプリングホールドした信号を低域通過フィルタに
供給して良好なビデオ信号を得ることができるという利
益がある。
第１図及び第２図は夫々本発明サンプリングホールド回
路の一実施例を示す構成図、第３図は第１図例の説明に
供する線図、第４図は本発明の他の実施例を示す構成図
、第５しシ１は従来のサンプリングホールド回路を示す
構成図、第６図は第５図例の説明に供する線図、第７図
は従来のサンプリングホールド回路の他の例を示す構成
図、第８図は第７図例の説明に供する線図である。 （１）は電荷検出信号入力端子、（３）はｎ−ＭＯＳ
ＰＥＴ、（４）はサンプリングパルス入力端子、（５）
はコンデンサ、（７）はサンプリングホールド信号出力
端子、（１０）はＦ’−ＭＯＳ ＦＥＴである。
路の一実施例を示す構成図、第３図は第１図例の説明に
供する線図、第４図は本発明の他の実施例を示す構成図
、第５しシ１は従来のサンプリングホールド回路を示す
構成図、第６図は第５図例の説明に供する線図、第７図
は従来のサンプリングホールド回路の他の例を示す構成
図、第８図は第７図例の説明に供する線図である。 （１）は電荷検出信号入力端子、（３）はｎ−ＭＯＳ
ＰＥＴ、（４）はサンプリングパルス入力端子、（５）
はコンデンサ、（７）はサンプリングホールド信号出力
端子、（１０）はＦ’−ＭＯＳ ＦＥＴである。
Claims (1)
- 信号入力端子を一方の導電形式のトランジスタの一方
の被制御電極に接続すると共に該一方の導電形式のトラ
ンジスタの他方の被制御電極にコンデンサと他方の導電
形式の半導体素子の被制御電極とを接続し、上記一方の
導電形式のトランジスタの制御電極にサンプリングパル
スを供給すると共に上記他方の導電形式の半導体素子の
制御電極に上記サンプリングパルスと逆相のパルスを供
給し、上記コンデンサの両端にサンプリングホールド信
号を得る様にしたことを特徴とするサンプリングホール
ド回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61254969A JP2693426B2 (ja) | 1986-10-27 | 1986-10-27 | サンプリングホールド回路 |
| CN 87107157 CN1018957B (zh) | 1986-10-27 | 1987-10-23 | 融接光纤用对轴装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61254969A JP2693426B2 (ja) | 1986-10-27 | 1986-10-27 | サンプリングホールド回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8190565A Division JP2942198B2 (ja) | 1996-07-19 | 1996-07-19 | サンプリングホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108598A true JPS63108598A (ja) | 1988-05-13 |
| JP2693426B2 JP2693426B2 (ja) | 1997-12-24 |
Family
ID=17272383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61254969A Expired - Lifetime JP2693426B2 (ja) | 1986-10-27 | 1986-10-27 | サンプリングホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693426B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083044A (en) * | 1989-03-10 | 1992-01-21 | Synaptics, Incorporated | Synaptic element and array |
| US5120996A (en) * | 1989-03-10 | 1992-06-09 | Synaptics, Incorporated | Synaptic element and array |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121831A (ja) * | 1982-01-14 | 1983-07-20 | Nec Corp | 集積回路装置 |
| JPS61129964A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の出力回路 |
-
1986
- 1986-10-27 JP JP61254969A patent/JP2693426B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121831A (ja) * | 1982-01-14 | 1983-07-20 | Nec Corp | 集積回路装置 |
| JPS61129964A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の出力回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083044A (en) * | 1989-03-10 | 1992-01-21 | Synaptics, Incorporated | Synaptic element and array |
| US5120996A (en) * | 1989-03-10 | 1992-06-09 | Synaptics, Incorporated | Synaptic element and array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2693426B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JPH02301382A (ja) | 相関二重信号サンプリング用センサ回路 | |
| JPS63108598A (ja) | サンプリングホ−ルド回路 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPS6295800A (ja) | 集積回路用制御方法及び装置 | |
| JPS6112408B2 (ja) | ||
| JPH09106692A (ja) | サンプリングホールド回路 | |
| KR860002209A (ko) | 디지탈 비데오 신호처리 시스템 | |
| JPH03212898A (ja) | 保持時間を増加させるためのフィードバック回路を持つ集積化サンプル・ホールド回路 | |
| JPH08335864A (ja) | Ｍｏｓアナログスイッチ | |
| JPH06195993A (ja) | サンプルホールド回路 | |
| JPS58108098A (ja) | サンプルホ−ルド回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| JP3858281B2 (ja) | サンプル／ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 | |
| JP2564212Y2 (ja) | 電荷転送装置 | |
| JPH07169292A (ja) | Ｃｍｏｓサンプルホールド回路 | |
| JPS63131400A (ja) | サンプルホ−ルド回路 | |
| JP2002176342A (ja) | 半導体集積回路装置 | |
| JPH1188774A (ja) | 相関ダブルサンプリング回路 | |
| JPH0823478A (ja) | 固体撮像装置の出力回路 | |
| KR910002309B1 (ko) | 전하전송장치 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JPS61284899A (ja) | サンプルホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |