JPS63109326A - 多点記録装置 - Google Patents
多点記録装置Info
- Publication number
- JPS63109326A JPS63109326A JP61255380A JP25538086A JPS63109326A JP S63109326 A JPS63109326 A JP S63109326A JP 61255380 A JP61255380 A JP 61255380A JP 25538086 A JP25538086 A JP 25538086A JP S63109326 A JPS63109326 A JP S63109326A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- recording
- measurement
- mup3
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recording Measured Values (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数のアナログ入力信号の大きさをそれぞれ
ドツトパターンとして記録する多点記録装置に関するも
のであり、詳しくは多点の測定記録の高速化に関するも
のである。
ドツトパターンとして記録する多点記録装置に関するも
のであり、詳しくは多点の測定記録の高速化に関するも
のである。
（従来の技術）
本願出願人は、測定記録の高速化を改善した多点記録装
置として、特願昭５９−８１６３２ （以下先願という
）を出願している。
置として、特願昭５９−８１６３２ （以下先願という
）を出願している。
この先願は、それまでの多点記録装置が１個のマイクロ
プロセッサで制御されていたことによる欠点を解決する
ために、２個のマイクロプロセッサを用い、少なくとも
記録部の制御をその他の演停制御から分離して第１のマ
イクロプロセッサで行わせるとともに記録部の制御以外
のその伯の演口制御を第２のマイクロプロセッサで行わ
せるようにしたものである。
プロセッサで制御されていたことによる欠点を解決する
ために、２個のマイクロプロセッサを用い、少なくとも
記録部の制御をその他の演停制御から分離して第１のマ
イクロプロセッサで行わせるとともに記録部の制御以外
のその伯の演口制御を第２のマイクロプロセッサで行わ
せるようにしたものである。
このように構成することにより、例えば３０チヤンネル
の測定信号を測定条件変更動作の影響を受けることなく
安定に２５０ｍｍ幅の記録紙に６秒間で記録することが
でき、１個のマイクロプロセッサで制御する場合の不都
合をがなりの程度まで改善することができた。
の測定信号を測定条件変更動作の影響を受けることなく
安定に２５０ｍｍ幅の記録紙に６秒間で記録することが
でき、１個のマイクロプロセッサで制御する場合の不都
合をがなりの程度まで改善することができた。
（発明が解決しようとする問題点）
しかし、このように２個のマイクロプロセッサを用いた
装置では、さらに多数（例えば６０チヤンネル）のアナ
ログ入力信号を高速（例えば２秒）に測定記録し、かつ
それらの測定値に対してに各種の演算処理を施すことは
困難である。
装置では、さらに多数（例えば６０チヤンネル）のアナ
ログ入力信号を高速（例えば２秒）に測定記録し、かつ
それらの測定値に対してに各種の演算処理を施すことは
困難である。
本発明は、このような点に着目したものであって、その
目的は、より多数のアナログ入力信号をより高速で安定
に記録できる多点記録装置を提供することにある。
目的は、より多数のアナログ入力信号をより高速で安定
に記録できる多点記録装置を提供することにある。
（問題点を解決するための手段）
本発明の多点記録装置は、
スキャナから選択的に送出されるアナログ入力信号をデ
ジタル信号に変換してその大きさをデジタル表示すると
ともにドツトパターンによりアナログ的に記録する多点
記録装置において、第１のマイクロプロセッサにより制
御される測定ブロックと、第２のマイクロプロセッサに
より制御される記録ブロックと、第３のマイクロプロセ
ッサにより制御されるその他の共通ブロックとで構成さ
れ、 第１のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定コマンドに基づいて１測定周期の測定
データに対する所定の演算を行いその演算結果を第３の
マイクロプロセッサと共有するメモリエリアに格納し、 第３のマイクロプロセッサは記録コマンドおよび第１の
マイクロプロセッサと共有するメモリエリアに格納され
た演算結果を第２のマイクロプロセッサと共有するメモ
リエリアに格納するとともに第１のマイクロプロセッサ
および第２のマイクロプロセッサの並列動作、 ８１１
定条件の設定表示。
ジタル信号に変換してその大きさをデジタル表示すると
ともにドツトパターンによりアナログ的に記録する多点
記録装置において、第１のマイクロプロセッサにより制
御される測定ブロックと、第２のマイクロプロセッサに
より制御される記録ブロックと、第３のマイクロプロセ
ッサにより制御されるその他の共通ブロックとで構成さ
れ、 第１のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定コマンドに基づいて１測定周期の測定
データに対する所定の演算を行いその演算結果を第３の
マイクロプロセッサと共有するメモリエリアに格納し、 第３のマイクロプロセッサは記録コマンドおよび第１の
マイクロプロセッサと共有するメモリエリアに格納され
た演算結果を第２のマイクロプロセッサと共有するメモ
リエリアに格納するとともに第１のマイクロプロセッサ
および第２のマイクロプロセッサの並列動作、 ８１１
定条件の設定表示。
外部出力を含む制御を行い、
第２のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに格納された演算結果および記
録コマンドに従ってドツト記録のための制御を行うこと
を特徴とする。
と共有するメモリエリアに格納された演算結果および記
録コマンドに従ってドツト記録のための制御を行うこと
を特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成説明図である。
第１図において、ｒＴｌ、ＩＴ２はそれぞれ複数のアナ
ログ入力信号が加えられる入力端子であり、各入力端子
ＩＴ１．ｆＴ２に加えられるアナログ入力信号を順次選
択して送出するスキャナＳＣ１，ＳＣ２に接続されてい
る。スキャナＳＣ１，ＳＣ２から選択的に出力されるア
ナログ入力信号は増幅器ＰＡ１．ＰＡ２に加えられ、所
定の大きさに増幅される。なお、これら増幅器ＰＡ１．
ＰＡ２としてはプログラマブルゲイン増幅器を用いる。
ログ入力信号が加えられる入力端子であり、各入力端子
ＩＴ１．ｆＴ２に加えられるアナログ入力信号を順次選
択して送出するスキャナＳＣ１，ＳＣ２に接続されてい
る。スキャナＳＣ１，ＳＣ２から選択的に出力されるア
ナログ入力信号は増幅器ＰＡ１．ＰＡ２に加えられ、所
定の大きさに増幅される。なお、これら増幅器ＰＡ１．
ＰＡ２としてはプログラマブルゲイン増幅器を用いる。
ＡＤｌ、ＡＤ２は増幅器ＰＡ１．ＰＡ２の出力信号をデ
ジタル信号に変換する△／Ｄ変換器である。これらスキ
ャナＳＣＩ、増幅器ＰＡ１およびＡ／Ｄ変換器ＡＤＩは
バスＢ１を介して第１のマイクロプロセッサμＰ１の入
出力ボート１０１に接続され、スキャナＳＣ２，増幅器
ＰＡ２およびＡ／Ｄ変換器ＡＤ２はバスＢ２を介して第
１のマイクロプロセッサμＰ１の入出力ボート■０１に
接続されている。この入出力ボートＩ０１には、第１の
マイクロプロセッサμＰ１のバスＢ３を介して第１のマ
イクロプロセッサμＰ１゜メモリＲＯＭ１．メモリＲＡ
ＭＩおよび割込み信号発生回路ＩＲＣＴ１が接続されて
いる。ここで、メモリＲＯＭ１には第１のマイクロプロ
セッサμＰ１の動作プログラム、リニアライス用データ
などが格納されている。ＲＡＭ１には第１のマイクロプ
ロセッサμＰ１に固有のエリアと第３のマイクロプロセ
ッサμＰ３と共有するエリアとが設けられていて、固有
エリアにはＡ／Ｄ変換器ＡＤＩ。
ジタル信号に変換する△／Ｄ変換器である。これらスキ
ャナＳＣＩ、増幅器ＰＡ１およびＡ／Ｄ変換器ＡＤＩは
バスＢ１を介して第１のマイクロプロセッサμＰ１の入
出力ボート１０１に接続され、スキャナＳＣ２，増幅器
ＰＡ２およびＡ／Ｄ変換器ＡＤ２はバスＢ２を介して第
１のマイクロプロセッサμＰ１の入出力ボート■０１に
接続されている。この入出力ボートＩ０１には、第１の
マイクロプロセッサμＰ１のバスＢ３を介して第１のマ
イクロプロセッサμＰ１゜メモリＲＯＭ１．メモリＲＡ
ＭＩおよび割込み信号発生回路ＩＲＣＴ１が接続されて
いる。ここで、メモリＲＯＭ１には第１のマイクロプロ
セッサμＰ１の動作プログラム、リニアライス用データ
などが格納されている。ＲＡＭ１には第１のマイクロプ
ロセッサμＰ１に固有のエリアと第３のマイクロプロセ
ッサμＰ３と共有するエリアとが設けられていて、固有
エリアにはＡ／Ｄ変換器ＡＤＩ。
ＡＤ２の出力信号が測定データとして一時的に格納され
、共有エリアには第３のマイクロプロセッサμＰ３から
測定コマンドおよび測定条件データが転送格納されると
どもに測定データに対するリニアライズ演算や基準接点
補償演算などの必要な演算を行ってそれらの演算結果が
一時的に格納される。なお、割込み信号発生回路ｒＲｃ
Ｔ１からは第３のマイクロプロセッサμＰ３に割込み信
号ｒＲ１が送出される。すなわち、第１のマイクロプロ
セッサμＰ１は、測定ブロックをＭ ｔｉｌｌする。
、共有エリアには第３のマイクロプロセッサμＰ３から
測定コマンドおよび測定条件データが転送格納されると
どもに測定データに対するリニアライズ演算や基準接点
補償演算などの必要な演算を行ってそれらの演算結果が
一時的に格納される。なお、割込み信号発生回路ｒＲｃ
Ｔ１からは第３のマイクロプロセッサμＰ３に割込み信
号ｒＲ１が送出される。すなわち、第１のマイクロプロ
セッサμＰ１は、測定ブロックをＭ ｔｉｌｌする。
１０２は第２のマイクロプロセッサμＰ２の入出力ボー
トである。入出力ボートＩＯ２には、例えば幅方向に染
め分けられたカラーリボンとこのカラーリボンの各色帯
に対応するように設けら°れた複数のドツト記録ワイヤ
との組み合せによりアナログ入力信号に対応した所定の
色により記録紙に多色ドツト記録を行う記録ヘッドが搭
載されたキャリッジを記録紙の送り方向と直交する方向
にラスタースキャンさせるモータＭ１を駆動するドライ
バＤＲＶ１．記録紙を走行させるモータＭ２を駆動する
ドライバＤＲＶ２．記録ヘッドを構成するインクリボン
を走行させるモータＭ３を駆動するドライバＤＲＶ３お
よび記録ヘッドを構成するドツト記録ワイヤのソレノイ
ドＳＤを駆動するドライバＤＲＶ４が接続されるととも
に、第２のマイクロプロセッサμＰ２のバスＢ４を介し
て第２のマイクａプロセッサμＰ２．メモリＲＯＭ２゜
メモリＲＡＭ２および割込み信号発生回路ＩＲＣＴ２が
接続されている。ここで、メモリＲＯＭ２には第２のマ
イクロプロセッサμＰ２の動作プログラム、文字や記号
のコードデータなどが格納されている。ＲＡＭ２には第
２のマイクロプロセッサμＰ２に固有のエリアと第３の
マイクロプロセッサμＰ３と共有するエリアとが設けら
れていて、固有エリアにはＲＡＭ２の共通エリアに格納
されている演算データを各アナログ入力信号に割り当て
られた所定の色でドツト記録するための第２のマイクロ
プロセッサμＰ２による演算結果が記録データとして一
時的に格納され、共有エリアには第３のマイクロプロセ
ッサμＰ３から記録条件データおよび記録コマンドが転
送格納されるとともにＲＡＭ２の共通エリアに格納され
ている演算データが転送されて一時的に格納される。な
お、割込み信号発生回路ＩＲＣＴ２からは第３のマイク
ロプロセッサμＰ３に割込み信号ＩＲ２が送出される。
トである。入出力ボートＩＯ２には、例えば幅方向に染
め分けられたカラーリボンとこのカラーリボンの各色帯
に対応するように設けら°れた複数のドツト記録ワイヤ
との組み合せによりアナログ入力信号に対応した所定の
色により記録紙に多色ドツト記録を行う記録ヘッドが搭
載されたキャリッジを記録紙の送り方向と直交する方向
にラスタースキャンさせるモータＭ１を駆動するドライ
バＤＲＶ１．記録紙を走行させるモータＭ２を駆動する
ドライバＤＲＶ２．記録ヘッドを構成するインクリボン
を走行させるモータＭ３を駆動するドライバＤＲＶ３お
よび記録ヘッドを構成するドツト記録ワイヤのソレノイ
ドＳＤを駆動するドライバＤＲＶ４が接続されるととも
に、第２のマイクロプロセッサμＰ２のバスＢ４を介し
て第２のマイクａプロセッサμＰ２．メモリＲＯＭ２゜
メモリＲＡＭ２および割込み信号発生回路ＩＲＣＴ２が
接続されている。ここで、メモリＲＯＭ２には第２のマ
イクロプロセッサμＰ２の動作プログラム、文字や記号
のコードデータなどが格納されている。ＲＡＭ２には第
２のマイクロプロセッサμＰ２に固有のエリアと第３の
マイクロプロセッサμＰ３と共有するエリアとが設けら
れていて、固有エリアにはＲＡＭ２の共通エリアに格納
されている演算データを各アナログ入力信号に割り当て
られた所定の色でドツト記録するための第２のマイクロ
プロセッサμＰ２による演算結果が記録データとして一
時的に格納され、共有エリアには第３のマイクロプロセ
ッサμＰ３から記録条件データおよび記録コマンドが転
送格納されるとともにＲＡＭ２の共通エリアに格納され
ている演算データが転送されて一時的に格納される。な
お、割込み信号発生回路ＩＲＣＴ２からは第３のマイク
ロプロセッサμＰ３に割込み信号ＩＲ２が送出される。
すなわち、第２のマイクロプロセッサμＰ２は記録ブロ
ックを制御する。
ックを制御する。
１０３は第３のマイクロプロセッサμＰ３の入出力ボー
トである。入出力ボート１０３には、キーボードインタ
フェースＫｌを介して入力信号の種類、測定範囲、記４
！ｖ！囲、Ｗ報の設定値、＆！録紙の送り速度等を設定
するためのキーボードＫＢが接続され、測定に関連した
情報をデジタル表示する表示器ＤＰがドライバＤＲＶ５
を介して接続され、ドライバＤＲＶ６を介して内部出力
リレーＲＬおよび出力端子ＯＴが接続され、外箱出力リ
レーインタフェースＥＲｒを介して外箱出力リレ＆ｌＢ
信号コネクタＥＴが接続され、リモート制御インタフェ
ースＲＣｒを介してリモート制御用入力端子ＲＴが接続
されている。また、入出力ボートＩＯ３には、第３のマ
イクロプロセッサμＰ３のバスＢ５を介して第３のマイ
クロブロセッザμＰ３．メモリＲＯＭ３．メモリＲＡＭ
１．ＲＡＭ２．ＲＡＭ３およびＩＩＪ御信号デコード回
路ＳＵＣ丁１，５ＬＩＣＴ２が接続されている。メモリ
ＲＯＭ３には、第３のマイクロプロセッサμＰ３の動作
プログラム、四則演算、統計処理などのプログラムが格
納されている。ＲＡＭ３には、キーボードＫＢから入力
される測定条件データ、記録条件データ、演算対象とな
る測定データ、それらの演算結果０表示器ＤＰで表示さ
れる表示データなどが一時的に格納される。なお、制御
信号デコード回路５ＬＩＧＴ１からは第１のマイクロプ
ロセッサμＰ１にホールド要求信号ＨＯＬＤ１および割
込み信号５ＬＪＩＲ１が送出され、制御信号デコード回
路ＳＵＣ：Ｔ２からは第２のマイクロブロセッサμＰ２
にホールド要求信号ＨＯＬＤ２および割込み信号５ＵＩ
Ｒ２が送出される。すなわち、第３のマイクロプロセッ
サμＰ３は、測定ブロックおよび記録ブロック以外の共
通ブロックを制御する。
トである。入出力ボート１０３には、キーボードインタ
フェースＫｌを介して入力信号の種類、測定範囲、記４
！ｖ！囲、Ｗ報の設定値、＆！録紙の送り速度等を設定
するためのキーボードＫＢが接続され、測定に関連した
情報をデジタル表示する表示器ＤＰがドライバＤＲＶ５
を介して接続され、ドライバＤＲＶ６を介して内部出力
リレーＲＬおよび出力端子ＯＴが接続され、外箱出力リ
レーインタフェースＥＲｒを介して外箱出力リレ＆ｌＢ
信号コネクタＥＴが接続され、リモート制御インタフェ
ースＲＣｒを介してリモート制御用入力端子ＲＴが接続
されている。また、入出力ボートＩＯ３には、第３のマ
イクロプロセッサμＰ３のバスＢ５を介して第３のマイ
クロブロセッザμＰ３．メモリＲＯＭ３．メモリＲＡＭ
１．ＲＡＭ２．ＲＡＭ３およびＩＩＪ御信号デコード回
路ＳＵＣ丁１，５ＬＩＣＴ２が接続されている。メモリ
ＲＯＭ３には、第３のマイクロプロセッサμＰ３の動作
プログラム、四則演算、統計処理などのプログラムが格
納されている。ＲＡＭ３には、キーボードＫＢから入力
される測定条件データ、記録条件データ、演算対象とな
る測定データ、それらの演算結果０表示器ＤＰで表示さ
れる表示データなどが一時的に格納される。なお、制御
信号デコード回路５ＬＩＧＴ１からは第１のマイクロプ
ロセッサμＰ１にホールド要求信号ＨＯＬＤ１および割
込み信号５ＬＪＩＲ１が送出され、制御信号デコード回
路ＳＵＣ：Ｔ２からは第２のマイクロブロセッサμＰ２
にホールド要求信号ＨＯＬＤ２および割込み信号５ＵＩ
Ｒ２が送出される。すなわち、第３のマイクロプロセッ
サμＰ３は、測定ブロックおよび記録ブロック以外の共
通ブロックを制御する。
このように構成された装置の動作について説明する。
第１のマイクロプロセッサμＰ１は、メモリＲＡＭ１の
第３のマイクロプロセッサμＰ３との共有エリアに格納
されている測定条件データおよび測定コマンドに基づい
てスキャナ８０１．ＳＣ２゜増幅器ＰＡ１．ＰＡ２およ
びＡ／Ｄ変換器ＡＤ１゜ＡＣ３を制御する。入力端子Ｉ
ＴＩに加えられるアナログ入力信号はスキャナＳＣ１で
選択されて増幅器ＰＡＩに加えられ、増幅器ＰＡ１で予
め設定された測定レンジに基づいて増幅された後Ａ／Ｄ
変換器ＡＤ１に加えられてデジタル信号に変換される。
第３のマイクロプロセッサμＰ３との共有エリアに格納
されている測定条件データおよび測定コマンドに基づい
てスキャナ８０１．ＳＣ２゜増幅器ＰＡ１．ＰＡ２およ
びＡ／Ｄ変換器ＡＤ１゜ＡＣ３を制御する。入力端子Ｉ
ＴＩに加えられるアナログ入力信号はスキャナＳＣ１で
選択されて増幅器ＰＡＩに加えられ、増幅器ＰＡ１で予
め設定された測定レンジに基づいて増幅された後Ａ／Ｄ
変換器ＡＤ１に加えられてデジタル信号に変換される。
また、入力端子ＩＴ２に加えられるアナログ入力信号は
スキＶすＳＣ２で選択されて増幅器ＰＡ２に加えられ、
増幅器ＰＡ２で予め設定された測定レンジに基づいて増
幅された後Ａ／Ｄ変換器ＡＤ２に加えられてデジタル信
号に変換される。これら２系統の動作は並列的に行われ
る。
スキＶすＳＣ２で選択されて増幅器ＰＡ２に加えられ、
増幅器ＰＡ２で予め設定された測定レンジに基づいて増
幅された後Ａ／Ｄ変換器ＡＤ２に加えられてデジタル信
号に変換される。これら２系統の動作は並列的に行われ
る。
第１のマイクロプロセッサμＰ１は、このようにして変
換されデジタル信号に対して、キャリブレーション演篩
、リニアライズ演粋、基準接点補償演算、スケーリング
演算、ドツト記録位置演算。
換されデジタル信号に対して、キャリブレーション演篩
、リニアライズ演粋、基準接点補償演算、スケーリング
演算、ドツト記録位置演算。
アラーム演算などの所定の演算を行い、それらの演算結
果をメモリＲＡＭＩの第３のマイクロプロセッサμＰ３
との共有エリアに格納する。
果をメモリＲＡＭＩの第３のマイクロプロセッサμＰ３
との共有エリアに格納する。
１測定周期の演算終了後、第３のマイクロプロセッサμ
Ｐ３はこれらの演算データを記録コマンドとともにメモ
リＲＡＭ２の共有エリアに格納する。
Ｐ３はこれらの演算データを記録コマンドとともにメモ
リＲＡＭ２の共有エリアに格納する。
第２のマイクロプロセッサμＰ２は、メモリＲＡＭ２に
格納されたこれらのデータに基づき、各モータＭ１．Ｍ
２．Ｍ３およびソレノイドＳＤを制御して所望のドツト
記録を得る。
格納されたこれらのデータに基づき、各モータＭ１．Ｍ
２．Ｍ３およびソレノイドＳＤを制御して所望のドツト
記録を得る。
さらに、第３のマイクロプロセッサμＰ３は、前述の測
定データを表示する表示器ＤＰ１測定条件、アラーム条
件、記録条件などの設定を行うキーボードＫＢ１内部出
力リレーＲＬ、外箱出力リレー、リモートスタート／ス
トップなどのリモート入力制御などを行う。
定データを表示する表示器ＤＰ１測定条件、アラーム条
件、記録条件などの設定を行うキーボードＫＢ１内部出
力リレーＲＬ、外箱出力リレー、リモートスタート／ス
トップなどのリモート入力制御などを行う。
なお、これら各マイクロプロセッサμＰ１〜μＰ３の動
作は並列的に行われる。
作は並列的に行われる。
第２図はこのような一連の動作を示すタイミングチャー
トであり、（ａ）はＡ／Ｄ変換の期間を示し、（ｂ）は
割込み信号発生回路ＩＲＣＴ１から第３のマイクロプロ
セッサμＰ３に送出される割込み信号ＩＲ１を示し、（
Ｃ）は第３のマイクロプロセッサμＰ３から第１のマイ
クロプロセッサμＰ１に送出されるホールド要求信号Ｈ
ＯＬＤ１を示し、（ｄ）はメモリＲＡＭ１の共有エリア
へのアクセスタイミングを示し、（ｅ）は第３のマイク
ロプロセッサμＰ３から第１のマイクロプロセッサμＰ
１に送出される割込み信号５ＬＩＩＲ１を示し、（ｆ）
はＡ／Ｄ変換のスタートのタイミングを示し、（０）は
記録動作の期間を示し、（ｈ）は割込み信号発生回路Ｉ
ＲＣＴ２から第３のマイクロプロセッサμＰ３に送出さ
れる割込み信号ＩＲ２を示し、（ｉ）は第３のマイクロ
プロセッサμＰ３から第２のマイクロプロセッサμＰ２
に送出されるホールド要求信号ＨＯＬＤ２を示し、（ｊ
）はメモリＲＡＭ２の共有エリアへのアクセスタイミン
グを示し、（ｋ）は第３のマイクロプロセッサμＰ３か
ら第２のマイクロプロセッサμＰ２に送出される割込み
信号５ＵＩＲ２を示している。
トであり、（ａ）はＡ／Ｄ変換の期間を示し、（ｂ）は
割込み信号発生回路ＩＲＣＴ１から第３のマイクロプロ
セッサμＰ３に送出される割込み信号ＩＲ１を示し、（
Ｃ）は第３のマイクロプロセッサμＰ３から第１のマイ
クロプロセッサμＰ１に送出されるホールド要求信号Ｈ
ＯＬＤ１を示し、（ｄ）はメモリＲＡＭ１の共有エリア
へのアクセスタイミングを示し、（ｅ）は第３のマイク
ロプロセッサμＰ３から第１のマイクロプロセッサμＰ
１に送出される割込み信号５ＬＩＩＲ１を示し、（ｆ）
はＡ／Ｄ変換のスタートのタイミングを示し、（０）は
記録動作の期間を示し、（ｈ）は割込み信号発生回路Ｉ
ＲＣＴ２から第３のマイクロプロセッサμＰ３に送出さ
れる割込み信号ＩＲ２を示し、（ｉ）は第３のマイクロ
プロセッサμＰ３から第２のマイクロプロセッサμＰ２
に送出されるホールド要求信号ＨＯＬＤ２を示し、（ｊ
）はメモリＲＡＭ２の共有エリアへのアクセスタイミン
グを示し、（ｋ）は第３のマイクロプロセッサμＰ３か
ら第２のマイクロプロセッサμＰ２に送出される割込み
信号５ＵＩＲ２を示している。
まず、測定ブロックにおいて、前回のスキャンに関連し
たＡ／Ｄ変換ＡＤ （ｎ−１＞が終了すると、第１のマ
イクロプロセッサμＰ１から第３のマイクロプロセッサ
μＰ３に割込み信号ＩＲ１が送出される。第３のマイク
ロプロセッサμＰ３はこの割込み信号［Ｒ１を受けると
第１のマイクロプロセッサμＰ１にホールド要求信号Ｈ
ＯＬＤ１を送出する。第１のマイクロプロセッサμＰ１
はホールド要求信号ＨＯＬＤ１を受けてバスＢ３を解放
し、第３のマイクロプロセッサμＰ３によるメモリＲＡ
Ｍ１の共有エリアのアクセスを可能にする。第３のマイ
クロプロセッサμＰ３はメモリＲＡＭＩの共有エリアに
今回のスキャンに関連したＡ／Ｄ変換ＡＤ （ｎ）の測
定コマンドを格納するとともに前回（ｎ−１＞のスキャ
ンにおける測定データを格納する。第３のマイクロプロ
セッサμＰ３はメモリＲＡＭＩの共通エリアへのアクセ
スが完了すると、ホールド要求を解除して第１のマイク
ロプロセッサμＰ１に割込み信号５ＬＩＩＲ１を送出す
る。第１のマイクロプロセッサμＰ１はこの割込み信＠
５ＵＩＲ１を受けることによって今回のスキャンのＡ／
Ｄ＊ｆｉＡＤ （ｎ）を開始する。
たＡ／Ｄ変換ＡＤ （ｎ−１＞が終了すると、第１のマ
イクロプロセッサμＰ１から第３のマイクロプロセッサ
μＰ３に割込み信号ＩＲ１が送出される。第３のマイク
ロプロセッサμＰ３はこの割込み信号［Ｒ１を受けると
第１のマイクロプロセッサμＰ１にホールド要求信号Ｈ
ＯＬＤ１を送出する。第１のマイクロプロセッサμＰ１
はホールド要求信号ＨＯＬＤ１を受けてバスＢ３を解放
し、第３のマイクロプロセッサμＰ３によるメモリＲＡ
Ｍ１の共有エリアのアクセスを可能にする。第３のマイ
クロプロセッサμＰ３はメモリＲＡＭＩの共有エリアに
今回のスキャンに関連したＡ／Ｄ変換ＡＤ （ｎ）の測
定コマンドを格納するとともに前回（ｎ−１＞のスキャ
ンにおける測定データを格納する。第３のマイクロプロ
セッサμＰ３はメモリＲＡＭＩの共通エリアへのアクセ
スが完了すると、ホールド要求を解除して第１のマイク
ロプロセッサμＰ１に割込み信号５ＬＩＩＲ１を送出す
る。第１のマイクロプロセッサμＰ１はこの割込み信＠
５ＵＩＲ１を受けることによって今回のスキャンのＡ／
Ｄ＊ｆｉＡＤ （ｎ）を開始する。
一方、記録ブロックにおいて、前前回のスキャン分の記
録動作が終了すると、第２のマイクロプロセッサμＰ２
から第３のマイクロプロセッサμＰ３に割込み信号ｆＲ
２が送出される。第３のマイクロプロセッサμＰ３はこ
の割込み信＠ＩＲ２を受けると第２のマイクロプロセッ
サμＰ２にホールド要求信号ＨＯＬＤ２を送出する。第
２のマイクロプロセッサμＰ２はホールド要求信号ＨＯ
ＬＤ２を受けてバスＢ４を解放し、第３のマイクロプロ
セッサμＰ３によるメモリＲＡＭ２の共有エリアのアク
セスを可能にする。第３のマイクロプロセッサμＰ３は
メモリＲＡＭ２の共有エリアに前回のスキャン（ｎ−１
）の測定データとその記録に関連した記録コマンドを格
納する。第３のマイクロプロセッサμＰ３はメモリＲＡ
Ｍ２の共通エリアへのアクセスが完了するとホールド要
求を解除し、第２のマイクロプロセッサμＰ２に割込み
信号５ＵＩＲ２を送出する。第２のマイクロプロセッサ
μＰ２はこの割込み信号５ＵＩＲ２を受けることによっ
て前回のスキャン（ｎ−１＞おける測定データの記録を
開始する。
録動作が終了すると、第２のマイクロプロセッサμＰ２
から第３のマイクロプロセッサμＰ３に割込み信号ｆＲ
２が送出される。第３のマイクロプロセッサμＰ３はこ
の割込み信＠ＩＲ２を受けると第２のマイクロプロセッ
サμＰ２にホールド要求信号ＨＯＬＤ２を送出する。第
２のマイクロプロセッサμＰ２はホールド要求信号ＨＯ
ＬＤ２を受けてバスＢ４を解放し、第３のマイクロプロ
セッサμＰ３によるメモリＲＡＭ２の共有エリアのアク
セスを可能にする。第３のマイクロプロセッサμＰ３は
メモリＲＡＭ２の共有エリアに前回のスキャン（ｎ−１
）の測定データとその記録に関連した記録コマンドを格
納する。第３のマイクロプロセッサμＰ３はメモリＲＡ
Ｍ２の共通エリアへのアクセスが完了するとホールド要
求を解除し、第２のマイクロプロセッサμＰ２に割込み
信号５ＵＩＲ２を送出する。第２のマイクロプロセッサ
μＰ２はこの割込み信号５ＵＩＲ２を受けることによっ
て前回のスキャン（ｎ−１＞おける測定データの記録を
開始する。
このように構成することにより、本実施例では１系統の
Ａ／Ｄ変換系統で３０チヤンネルのアナログ入力信号を
取り込み、２系統で６０チャンネル／２秒の測定記録速
度を得ている。
Ａ／Ｄ変換系統で３０チヤンネルのアナログ入力信号を
取り込み、２系統で６０チャンネル／２秒の測定記録速
度を得ている。
なお１．Ｅ記実施例では測定ブロックに２系統のＡ／Ｄ
変換系統を設ける例を示したが、これに限るものではな
く、測定チャンネル数に応じて系統を増減すればよい。
変換系統を設ける例を示したが、これに限るものではな
く、測定チャンネル数に応じて系統を増減すればよい。
また、上位通信インタフェースを設けることにより、デ
ータ収録ターミナルとして用いることもできる。
ータ収録ターミナルとして用いることもできる。
（発明の効果）
以上説明したように、本発明によれば、より多数のアナ
ログ入力信号をより高速で安定に記録できる多点記録装
置が実現でき、実用上の効果は大きい。
ログ入力信号をより高速で安定に記録できる多点記録装
置が実現でき、実用上の効果は大きい。
第１図は本発明の一実施例を示す構成説明図、第２図は
第１図の動作を説明するためのタイミングチャートであ
る。 ＩＴｌ、ＩＴ２・・・入力端子、ＳＣＩ、ＳＣ２・・・
スキャナ、ＰＡｌ、ＰＡ２・・・増幅器、ＡＤｌ、ＡＤ
２・・・Ａ／Ｄ変換器、８１〜Ｂ５・・・バス、１０１
〜１０３・・・入出力ボート、μＰ１〜μＰ３・・・マ
イクロプロセッサ、ＲＯＭ１〜ＲＯＭ３．ＲＡＭ１〜Ｒ
ＡＭ３・・・メモリ、［ＲＣＴｌ、ＩＲＣＴ２・・・割
込み信号発生回路、５ＬＩＣＴ１．５ＵＣＴ２・・・制
御信号デコード回路。
第１図の動作を説明するためのタイミングチャートであ
る。 ＩＴｌ、ＩＴ２・・・入力端子、ＳＣＩ、ＳＣ２・・・
スキャナ、ＰＡｌ、ＰＡ２・・・増幅器、ＡＤｌ、ＡＤ
２・・・Ａ／Ｄ変換器、８１〜Ｂ５・・・バス、１０１
〜１０３・・・入出力ボート、μＰ１〜μＰ３・・・マ
イクロプロセッサ、ＲＯＭ１〜ＲＯＭ３．ＲＡＭ１〜Ｒ
ＡＭ３・・・メモリ、［ＲＣＴｌ、ＩＲＣＴ２・・・割
込み信号発生回路、５ＬＩＣＴ１．５ＵＣＴ２・・・制
御信号デコード回路。
Claims (1)
- 【特許請求の範囲】 スキャナから選択的に送出されるアナログ入力信号をデ
ジタル信号に変換してその大きさをデジタル表示すると
ともにドットパターンによりアナログ的に記録する多点
記録装置において、 第１のマイクロプロセッサにより制御される測定ブロッ
クと、第２のマイクロプロセッサにより制御される記録
ブロックと、第３のマイクロプロセッサにより制御され
るその他の共通ブロックとで構成され、 第１のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定コマンドに基づいて１測定周期の測定
データに対する所定の演算を行いその演算結果を第３の
マイクロプロセッサと共有するメモリエリアに格納し、 第３のマイクロプロセッサは記録コマンドおよび第１の
マイクロプロセッサと共有するメモリエリアに格納され
た演算結果を第２のマイクロプロセッサと共有するメモ
リエリアに格納するとともに第１のマイクロプロセッサ
および第２のマイクロプロセッサの並列動作、測定条件
の設定表示、外部出力を含む制御を行い、 第２のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに格納された演算結果および記
録コマンドに従ってドット記録のための制御を行うこと
を特徴とする多点記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255380A JPS63109326A (ja) | 1986-10-27 | 1986-10-27 | 多点記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255380A JPS63109326A (ja) | 1986-10-27 | 1986-10-27 | 多点記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63109326A true JPS63109326A (ja) | 1988-05-14 |
| JPH0541926B2 JPH0541926B2 (ja) | 1993-06-25 |
Family
ID=17277959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61255380A Granted JPS63109326A (ja) | 1986-10-27 | 1986-10-27 | 多点記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63109326A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225026A (ja) * | 1984-04-23 | 1985-11-09 | Yokogawa Hokushin Electric Corp | 多点記録装置 |
-
1986
- 1986-10-27 JP JP61255380A patent/JPS63109326A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225026A (ja) * | 1984-04-23 | 1985-11-09 | Yokogawa Hokushin Electric Corp | 多点記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541926B2 (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63109326A (ja) | 多点記録装置 | |
| JPS6230365B2 (ja) | ||
| JPS63252222A (ja) | 多点測定記録装置 | |
| JPS60225026A (ja) | 多点記録装置 | |
| JPS6133711B2 (ja) | ||
| JPS63109324A (ja) | 多点記録装置 | |
| JP3246311B2 (ja) | 多点記録計 | |
| JPS6189518A (ja) | 多チヤンネルドツト記録計 | |
| JP2753632B2 (ja) | サーマルヘッドプリンタ | |
| JP2840979B2 (ja) | 記録装置 | |
| JPH0249116A (ja) | 多点記録装置 | |
| JPH01227923A (ja) | 多点記録装置 | |
| JPS61243327A (ja) | 記録装置 | |
| JP3357425B2 (ja) | 記録装置 | |
| JPS6225692Y2 (ja) | ||
| JPS6375519A (ja) | ドツトレコ−ダ | |
| JP2604452B2 (ja) | サーマルヘッドの発熱補正装置 | |
| JPH0339252Y2 (ja) | ||
| JPH0697172B2 (ja) | ペンレコーダ | |
| JPH04201584A (ja) | 記録装置 | |
| JPS63197667A (ja) | サーマルヘッドの駆動方法および駆動装置 | |
| JPS61160015A (ja) | 記録計 | |
| JPH01280216A (ja) | 多点記録装置 | |
| JPH0976483A (ja) | インクジェット記録装置 | |
| JPS6131917A (ja) | 記録計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |