JPS63109547A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS63109547A JPS63109547A JP61256059A JP25605986A JPS63109547A JP S63109547 A JPS63109547 A JP S63109547A JP 61256059 A JP61256059 A JP 61256059A JP 25605986 A JP25605986 A JP 25605986A JP S63109547 A JPS63109547 A JP S63109547A
- Authority
- JP
- Japan
- Prior art keywords
- area
- write
- storage device
- bus
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は不正なアクセスに対して、正常な場合と同じ信
号応答をさせてCPUやO8のディパラクラ進めるコン
ピュータの記憶装置に関する。
号応答をさせてCPUやO8のディパラクラ進めるコン
ピュータの記憶装置に関する。
(従来の技術)
従来、この種の記憶装置は、資源のある領域では、読み
出し、書き込み動作を行い、資源のない領域では、緊急
割込みを発生させるか、ハードウェアで決められた応答
をするだけであった。
出し、書き込み動作を行い、資源のない領域では、緊急
割込みを発生させるか、ハードウェアで決められた応答
をするだけであった。
(発明が解決しようとする問題点)
このため上述した従来の記憶装置を搭載したシステムは
、搭載されたメモリ容量を越えてアクセスを行ったシ、
システムで決めた書込み禁止頌域に書き込みを行うとハ
ードウェアまたはO8(オペレーション−システム)の
ガードによシ重大なエラーとして処理されるため、CP
UやO8のディバッグのときに不正アクセスの問題を解
決しないと先に進めないという欠点があった。
、搭載されたメモリ容量を越えてアクセスを行ったシ、
システムで決めた書込み禁止頌域に書き込みを行うとハ
ードウェアまたはO8(オペレーション−システム)の
ガードによシ重大なエラーとして処理されるため、CP
UやO8のディバッグのときに不正アクセスの問題を解
決しないと先に進めないという欠点があった。
本発明の目的は、不正なアクセスに対して、正常な場合
と同じ信号応答をさせることにより、不正アクセスを無
視してそれ以外のCPU−?O8のデパックを進めるこ
とができる記憶装置を提供することである。
と同じ信号応答をさせることにより、不正アクセスを無
視してそれ以外のCPU−?O8のデパックを進めるこ
とができる記憶装置を提供することである。
(問題点分解法するための手段)
前記目的を達成するために本発明による記憶装置は、資
源のない領域十誉込み票止領域等の予め決められた領域
tこアクセスがあった場合に、書込み要求に対しては正
常に動作している旨の応答を行b、読出し要求に対して
は予め設定した応答を行うように構成されている。
源のない領域十誉込み票止領域等の予め決められた領域
tこアクセスがあった場合に、書込み要求に対しては正
常に動作している旨の応答を行b、読出し要求に対して
は予め設定した応答を行うように構成されている。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は、本発明による記憶装置の一実施例を示したブ
ロック構成図である。
ロック構成図である。
第1図において、1は記憶装置、2は制御部、3はバス
、4は中央処理装置である。
、4は中央処理装置である。
記憶装置lの制御部2には、特別な応答をする領域と応
答するデータがバス3経出で設定されている。
答するデータがバス3経出で設定されている。
書込みモードの場合には、中央処理装置4からバス3を
経由して記憶装置lに割シ付けられている領域のメモリ
アドレスに書込み要求がおると、メモリアドレスが特別
な応答をする領域であるか、資源のない領域であるとき
には正常に書き込みが行われたのと同じ信号をバス3に
対して出力し、記憶装置1内のメモリデータに対しては
何ら変更を行わない。それ以外のときには通常の書込み
動作を行う。
経由して記憶装置lに割シ付けられている領域のメモリ
アドレスに書込み要求がおると、メモリアドレスが特別
な応答をする領域であるか、資源のない領域であるとき
には正常に書き込みが行われたのと同じ信号をバス3に
対して出力し、記憶装置1内のメモリデータに対しては
何ら変更を行わない。それ以外のときには通常の書込み
動作を行う。
読出しモードの場合には、資源のない領域や特別な領域
に対して読出し要求があると、予め設定しておいたデー
タが出力される。それ以外のときには、通常の読出し動
作が行われる。
に対して読出し要求があると、予め設定しておいたデー
タが出力される。それ以外のときには、通常の読出し動
作が行われる。
なお、特別fこ応答するメモリ餉域の設定と応答するデ
ータはダイナミックに変更することが可能である。
ータはダイナミックに変更することが可能である。
(発明の効果)
以上説明したよう奢こ本発明による記憶装置は。
不正なアクセスに対して正常な場合と同じ信号応答があ
るため、その応答を見てからアプリケーションソフトウ
ェアによってその後の動作を決めることができるので、
不正なアクセスを無視してそれ以外のCPUやO8のデ
ィバックを進めることができるという効果がある。
るため、その応答を見てからアプリケーションソフトウ
ェアによってその後の動作を決めることができるので、
不正なアクセスを無視してそれ以外のCPUやO8のデ
ィバックを進めることができるという効果がある。
第1図は1本発明による記憶装置の一実施例を示したブ
ロック構成図である。 1Φφ・記憶装置 211・書制御部 31@パ ス 4・・拳中央処理装置
ロック構成図である。 1Φφ・記憶装置 211・書制御部 31@パ ス 4・・拳中央処理装置
Claims (1)
- 資源のない領域や書込み禁止領域等の予め決められた領
域にアクセスがあつた場合に、書込み要求に対しては正
常に動作している旨の応答を行い、読出し要求に対して
は予め設定した応答を行うように構成した記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256059A JPS63109547A (ja) | 1986-10-28 | 1986-10-28 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256059A JPS63109547A (ja) | 1986-10-28 | 1986-10-28 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63109547A true JPS63109547A (ja) | 1988-05-14 |
Family
ID=17287330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61256059A Pending JPS63109547A (ja) | 1986-10-28 | 1986-10-28 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63109547A (ja) |
-
1986
- 1986-10-28 JP JP61256059A patent/JPS63109547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305460A (en) | Data processor | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| US6775734B2 (en) | Memory access using system management interrupt and associated computer system | |
| US6032173A (en) | Synchronization of a computer system having a plurality of processors | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JPS6346466B2 (ja) | ||
| JPS6250863B2 (ja) | ||
| EP0138045A2 (en) | Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPH046030B2 (ja) | ||
| JPS61133436A (ja) | デ−タ処理装置 | |
| JPH0126103B2 (ja) | ||
| JP2000207235A (ja) | 情報処理装置 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH08202647A (ja) | コンピュータ入出力装置の仮想ポートについて | |
| JPH06202901A (ja) | Romエミュレート方式デバッガ及びromエミュレート方法 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH0534705B2 (ja) | ||
| JPS62251941A (ja) | デ−タ処理装置 | |
| JPH0219508B2 (ja) | ||
| JPS62229457A (ja) | Dmaデータ転送制御装置 | |
| JPS63752A (ja) | メモリ保護方式 | |
| JPH01251254A (ja) | 割り込み要求発生方式 | |
| JPS6227423B2 (ja) | ||
| JPH01258169A (ja) | 共有メモリアドレス指定方式 |