JPS63116472A - 化合物半導体装置のシヨツトキ−ゲ−ト形成方法 - Google Patents
化合物半導体装置のシヨツトキ−ゲ−ト形成方法Info
- Publication number
- JPS63116472A JPS63116472A JP26315486A JP26315486A JPS63116472A JP S63116472 A JPS63116472 A JP S63116472A JP 26315486 A JP26315486 A JP 26315486A JP 26315486 A JP26315486 A JP 26315486A JP S63116472 A JPS63116472 A JP S63116472A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- forming
- photoresist pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分前〕
この発明は、化分物半導体装置、例えばＧ ａＡ ｓ１
１’ Ｅ Ｔのショットキーゲート のである。
１’ Ｅ Ｔのショットキーゲート のである。
従来のこの種の化合物半導体装置のンヨットキ〜ゲート
形成方法の一例を第２図（ａ）〜（ｄ）について説明す
る。これらの図において、１は化合物半導体、例えば半
絶縁性砒化ガリウム基板（以下ＧａＡｓ基板という）、
２はイオン注入法等により形成された能動層、３ばオー
ミック電極、４はゲート形成用のホトレジストパターン ミソク電極３間を流れる電流を調整するために、能動層
２をエツチングすることによっでｊＩＪられｔ−リセス
エッチング面、６ば°１°１層、７はＰ １層、８はＡ
ｕ ）ｉである。
形成方法の一例を第２図（ａ）〜（ｄ）について説明す
る。これらの図において、１は化合物半導体、例えば半
絶縁性砒化ガリウム基板（以下ＧａＡｓ基板という）、
２はイオン注入法等により形成された能動層、３ばオー
ミック電極、４はゲート形成用のホトレジストパターン ミソク電極３間を流れる電流を調整するために、能動層
２をエツチングすることによっでｊＩＪられｔ−リセス
エッチング面、６ば°１°１層、７はＰ １層、８はＡ
ｕ ）ｉである。
次に、第２図（ａ）・〜（（１）に従って、従来技術に
よるンヨットキーゲーＩ・形成力法について説明ずろ。
よるンヨットキーゲーＩ・形成力法について説明ずろ。
まず、第２図（ａ）に示すように、ＧａＡｓ基板１上に
イオン注入法等によっで能動Ｊ！：！ｊ２を形成後、所
定のパターンにオーミック電極３を形成し、全面にホト
レジスト ３Ｌび」−ミック電極３上に開口したホトシ・シストパ
ターン４を写真製版を用いて形成する。次に、第２図（
ｂ）に示すように、オーミック電極３間の電流値を所定
の値に調整するために能動層２をエツチングし、リセス
エッチング面５を形成ずろ。
イオン注入法等によっで能動Ｊ！：！ｊ２を形成後、所
定のパターンにオーミック電極３を形成し、全面にホト
レジスト ３Ｌび」−ミック電極３上に開口したホトシ・シストパ
ターン４を写真製版を用いて形成する。次に、第２図（
ｂ）に示すように、オーミック電極３間の電流値を所定
の値に調整するために能動層２をエツチングし、リセス
エッチング面５を形成ずろ。
この時、サイドエツチングによりアンダカット部５ａが
形成される。次に、第２図（Ｃ）に示すように、ゲート
金属、例えばＴ ＩＪｄ ６ ｙ Ｐ ｔ 回７ ｒ
Ａ ｕｊΔ８を連続的に蒸着する。次に、第２図（ｄ）
に示ずように、有機溶剤、例えばアセトンに浸ム１し、
不要な金属層とともにホトレジスト・パターン４を除去
することによって、所定のゲートパターンが得られる。
形成される。次に、第２図（Ｃ）に示すように、ゲート
金属、例えばＴ ＩＪｄ ６ ｙ Ｐ ｔ 回７ ｒ
Ａ ｕｊΔ８を連続的に蒸着する。次に、第２図（ｄ）
に示ずように、有機溶剤、例えばアセトンに浸ム１し、
不要な金属層とともにホトレジスト・パターン４を除去
することによって、所定のゲートパターンが得られる。
上記のような従来のショットキーゲーＩ・形成工程にお
イテは、’ｆ’ ｉ Ｊｄ ６ ｐ Ｐｔ層７，Ａｕｌ
ｄ８等の多種類の金属層を連続で蒸着する際の長時間の
輻射熱で第２図のように、ホトレジスト程中にだれてし
まい、そのため、最後に蒸着されるＡ ｕ層８が能動層
２に接触してショットキー特性の劣化を生じさせるなど
の問題点があった。
イテは、’ｆ’ ｉ Ｊｄ ６ ｐ Ｐｔ層７，Ａｕｌ
ｄ８等の多種類の金属層を連続で蒸着する際の長時間の
輻射熱で第２図のように、ホトレジスト程中にだれてし
まい、そのため、最後に蒸着されるＡ ｕ層８が能動層
２に接触してショットキー特性の劣化を生じさせるなど
の問題点があった。
この発明は、上記のような間）但点を解消するためにな
されたもので、ホトレジスト 限に抑えるとともに、最上層のＡ ｕ層が能！ｌ′＋１
１１ １１’７に接触することなく、ショットキー特性
の劣化を生じさせない化合物半導体装『ｔのジシットキ
ーゲート形成方法を得ることを目的とずろ。
されたもので、ホトレジスト 限に抑えるとともに、最上層のＡ ｕ層が能！ｌ′＋１
１１ １１’７に接触することなく、ショットキー特性
の劣化を生じさせない化合物半導体装『ｔのジシットキ
ーゲート形成方法を得ることを目的とずろ。
この発明に係る化合物半導体装置のショットキーゲーＩ
・形成力法は、リセス工程で能動層に形成されるゲート
パターンの両側のアンダヵッｊ・部に絶縁層を産量して
埋め込む工程を設けたものである。
・形成力法は、リセス工程で能動層に形成されるゲート
パターンの両側のアンダヵッｊ・部に絶縁層を産量して
埋め込む工程を設けたものである。
この発明においては、リセス工程で形成されるゲ トパ
タ ンの両側のアンダヵット部は絶縁層の塗／ｌｊによ
って埋め込まれるので、金属層の魚肴中にホトレジスト ットキー特性の劣化が防止されろ，。
タ ンの両側のアンダヵット部は絶縁層の塗／ｌｊによ
って埋め込まれるので、金属層の魚肴中にホトレジスト ットキー特性の劣化が防止されろ，。
第【図（、）〜（１）はこの発明のシプッ）・キーゲー
トゲート で、第２図（、）〜（ｄ）と同一符号は同じものを示し
、９は前記アンダヵット部５ａを埋め込む絶縁層で、例
えばスピンオングラス（ＳＯＧ）が用いラレる。１ｏは
ｒｔＩＥ（反応性イオンエツチング）、１１は第２回口
のホトレジストパターンなお、第１図では、第２図に用
いたホトレジストバター： ４ということにする。
トゲート で、第２図（、）〜（ｄ）と同一符号は同じものを示し
、９は前記アンダヵット部５ａを埋め込む絶縁層で、例
えばスピンオングラス（ＳＯＧ）が用いラレる。１ｏは
ｒｔＩＥ（反応性イオンエツチング）、１１は第２回口
のホトレジストパターンなお、第１図では、第２図に用
いたホトレジストバター： ４ということにする。
次に、第１図（ａ）〜（ｉ）に従ってこの実施例のショ
ットキー特性）・形成工程について説明ずろ。
ットキー特性）・形成工程について説明ずろ。
まず、第２図（ａ）、（ｂ）の工程で説明１７たのと同
様にして、第１図（ａ）、（ｂ）に示すように、ＧａＡ
ｓ基板１に能動層２およびオーミック電極３を形成後、
′ｑ真製版技術を用いて第【回１夕１のホト１／ジスト
パタ ン４を形成し、次いで、能動層２をエツチングす
ることによってオーミック電１石３間の電流調整を行い
、リセスエッチング面５を形成する。次に、第１図（ｃ
）に示すように、第１ １ＦＩ目のゲート金属、例えば
’ｌ’ ｉ Ｊｄ６を全面に蒸着する。次に、有機溶剤
、例えばアセトンに浸’６１ １／、第１回目のホトレ
ジストパターン 層とともに除去することにより、第１図（＋１）に示す
，Ｊ：うに、所望のパターンを得る。次に、第１図（ｅ
）に示すように、絶縁層９を塗〜ずろ乙とによって、電
流調整のために形成されム：能動層２のアンダカット部
５ａを埋め込む。次に、第【図（ｆｉに示ず」：うに、
反応性イオンエツチング１０によりエツチングを行い、
絶縁層９のゲートの″ｒＩ層６に到達°４るまでエツチ
ングする。次に、第１図（ｇ）に示すように、第２回口
のホトレジストパターン うに、ゲート金属の第２層口以後のゲート金属、例えば
ｐ を層７，Ａｕ層８を連続的に蒸着する。
様にして、第１図（ａ）、（ｂ）に示すように、ＧａＡ
ｓ基板１に能動層２およびオーミック電極３を形成後、
′ｑ真製版技術を用いて第【回１夕１のホト１／ジスト
パタ ン４を形成し、次いで、能動層２をエツチングす
ることによってオーミック電１石３間の電流調整を行い
、リセスエッチング面５を形成する。次に、第１図（ｃ
）に示すように、第１ １ＦＩ目のゲート金属、例えば
’ｌ’ ｉ Ｊｄ６を全面に蒸着する。次に、有機溶剤
、例えばアセトンに浸’６１ １／、第１回目のホトレ
ジストパターン 層とともに除去することにより、第１図（＋１）に示す
，Ｊ：うに、所望のパターンを得る。次に、第１図（ｅ
）に示すように、絶縁層９を塗〜ずろ乙とによって、電
流調整のために形成されム：能動層２のアンダカット部
５ａを埋め込む。次に、第【図（ｆｉに示ず」：うに、
反応性イオンエツチング１０によりエツチングを行い、
絶縁層９のゲートの″ｒＩ層６に到達°４るまでエツチ
ングする。次に、第１図（ｇ）に示すように、第２回口
のホトレジストパターン うに、ゲート金属の第２層口以後のゲート金属、例えば
ｐ を層７，Ａｕ層８を連続的に蒸着する。
次に、第１図（１）に示すように、有機溶剤、例えばア
セトンに浸漬し、第２回目のホトレジストパターン１１
を不要の金属層とともに除去することにより、ゲートパ
ターンを形成する。
セトンに浸漬し、第２回目のホトレジストパターン１１
を不要の金属層とともに除去することにより、ゲートパ
ターンを形成する。
なお、上記実施例では、金属層とし゛（ Ｔｉ層６。
ＩＴ’を層７，Ａｕ層８０）３層構造についで説明した
が、乙の発明は、３層以上の金属層とし′Ｃもよく、ま
た、中間層に高融点金属を有するゲートｂｓ成においＣ
も有効である。また、基板としては、エピタキシャル成
長させた基板であってもよい。
が、乙の発明は、３層以上の金属層とし′Ｃもよく、ま
た、中間層に高融点金属を有するゲートｂｓ成においＣ
も有効である。また、基板としては、エピタキシャル成
長させた基板であってもよい。
この発明は以上説明しなとおり、リセス工程で能動層に
形成されるゲートパターンの両側のアンダカット部に絶
縁層を埋め込む工程を設けたので、その後順次形成され
る多種類のゲート金属の蒸着工程による輻射熱によって
もホＩ・レノストパターンがだれることがなくなり、（
７ｔこがっζ、ゲ− １・金属がアユ／ダカット部に拡
散されることがなくなり、ンヨットキー特性の劣化のな
い侶頓性の１１″ｈいシぢツトキ ゲートが形成できる
利点がある，。
形成されるゲートパターンの両側のアンダカット部に絶
縁層を埋め込む工程を設けたので、その後順次形成され
る多種類のゲート金属の蒸着工程による輻射熱によって
もホＩ・レノストパターンがだれることがなくなり、（
７ｔこがっζ、ゲ− １・金属がアユ／ダカット部に拡
散されることがなくなり、ンヨットキー特性の劣化のな
い侶頓性の１１″ｈいシぢツトキ ゲートが形成できる
利点がある，。
第１図はこの発明のショットキーゲート法の一実施例を
示す工程断面図、第２図は従来のショッＩ・キーゲート
形成工程を示す断面図である。 図において、１はＧ ａＡ ｓ基板、２は能動層、３は
オーミック電極、４は第１回目のホトレジストパター ７ばｐ を層、８はＡｕ層、９は絶縁層、１０は反応性
イオンエツチング、１１ば第２回口のポトレジストパタ
ーンである。 なお、各図中の聞−符弓は同一 または相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 ５：Ｔｉ／１ 第１図 ９、絶縁層 １０・δリヒ性イオンエッチング 第１図 第２図
示す工程断面図、第２図は従来のショッＩ・キーゲート
形成工程を示す断面図である。 図において、１はＧ ａＡ ｓ基板、２は能動層、３は
オーミック電極、４は第１回目のホトレジストパター ７ばｐ を層、８はＡｕ層、９は絶縁層、１０は反応性
イオンエツチング、１１ば第２回口のポトレジストパタ
ーンである。 なお、各図中の聞−符弓は同一 または相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 ５：Ｔｉ／１ 第１図 ９、絶縁層 １０・δリヒ性イオンエッチング 第１図 第２図
Claims (1)
- 化合物半導体基板に能動層およびオーミック電極を形
成した後、全面にホトレジストを塗布し写真製版により
第１のホトレジストパターンを形成する工程と、前記オ
ーミック電極に流れる電流調整のためのリセスエッチン
グによって前記能動層にリセスエッチング面を形成する
工程と、ゲート金属の第１層目を蒸着し、次いで、有機
溶剤に浸漬して前記第１のホトレジストパターンを不要
な金属層とともに除去して所望のゲートパターンを形成
する工程と、前記リセスエッチングにより前記ゲートパ
ターンの両側に形成されたアンダカット部に絶縁層を埋
め込む工程と、ドライエッチング技術を用いてエッチバ
ックを行い、前記ゲート金属の第１層目までエッチング
する工程と、再び、ホトレジストを塗布し写真製版によ
り第２のホトレジストパターンを形成する工程と、前記
ゲート金属の第１層目上に順次低抵抗金属層を形成した
後、前記第２のホトレジストパターンを不要な金属層と
ともに除去する工程とを含むことを特徴とする化合物半
導体装置のショットキーゲート形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26315486A JPS63116472A (ja) | 1986-11-05 | 1986-11-05 | 化合物半導体装置のシヨツトキ−ゲ−ト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26315486A JPS63116472A (ja) | 1986-11-05 | 1986-11-05 | 化合物半導体装置のシヨツトキ−ゲ−ト形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63116472A true JPS63116472A (ja) | 1988-05-20 |
Family
ID=17385547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26315486A Pending JPS63116472A (ja) | 1986-11-05 | 1986-11-05 | 化合物半導体装置のシヨツトキ−ゲ−ト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63116472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242927A (ja) * | 1990-02-21 | 1991-10-29 | Matsushita Electric Ind Co Ltd | 化合物半導体装置の製造方法 |
-
1986
- 1986-11-05 JP JP26315486A patent/JPS63116472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242927A (ja) * | 1990-02-21 | 1991-10-29 | Matsushita Electric Ind Co Ltd | 化合物半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0397233A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6351550B2 (ja) | ||
| JPS63116472A (ja) | 化合物半導体装置のシヨツトキ−ゲ−ト形成方法 | |
| JPS63107071A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59167030A (ja) | 半導体装置の製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPH0427703B2 (ja) | ||
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPS62114275A (ja) | 自己整合型電界効果トランジスタ及びその製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPS63287068A (ja) | 半導体装置の製造方法 | |
| JPH0783026B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04196540A (ja) | 半導体装置の製造方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS58153374A (ja) | 半導体素子の製造方法 | |
| JPS63164338A (ja) | 半導体装置の製造方法 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS58194374A (ja) | 半導体装置の製造方法 | |
| JPH05259189A (ja) | 化合物半導体装置の製造方法 | |
| JPH08288306A (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JPS6381864A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01280362A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01225170A (ja) | 電界効果トランジスタの製造方法 |