JPS63119306A - 同期検波回路 - Google Patents
同期検波回路Info
- Publication number
- JPS63119306A JPS63119306A JP26382686A JP26382686A JPS63119306A JP S63119306 A JPS63119306 A JP S63119306A JP 26382686 A JP26382686 A JP 26382686A JP 26382686 A JP26382686 A JP 26382686A JP S63119306 A JPS63119306 A JP S63119306A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は検波回路に係り、特に安定に動作する同期検波
回路に関する。
回路に関する。
ＡＭ信号の検波方式としては一般的に包絡線検波方式を
用いることが多いが、この包絡線検波方式は過変調の状
態ではキャリアが抑圧されるので出力信号に歪を発生す
るという欠点や、搬送波と直交した成分の信号により出
力に誤差を生じる欠点がある。以上の欠点のない方式と
して同期検波方式があるが、この同期検波方式と同様な
効果を持つ方式として特開昭６０−１０５３０５号に記
載のように、ＡＭ信号復調回路において、電圧制御発振
器と位相比較回路とローパスフィルタとよりなるＰＬＬ
回路によって搬送周波数にロックする基準信号を前記電
圧制御発振器の出力を）分周して作り、かつ前記電圧制
御発振器の１分周波から前記ＡＭ信号の搬送波と９ぽの
位相差をもつ信号を作り、この信号を微分した信号を電
子スイッチを用いたサンプルホールド回路のゲート信号
として前記ＡＭ信号の搬送波のピーク点をサンプリング
することによってＡＭ信号の復調を行うという方式があ
る。
用いることが多いが、この包絡線検波方式は過変調の状
態ではキャリアが抑圧されるので出力信号に歪を発生す
るという欠点や、搬送波と直交した成分の信号により出
力に誤差を生じる欠点がある。以上の欠点のない方式と
して同期検波方式があるが、この同期検波方式と同様な
効果を持つ方式として特開昭６０−１０５３０５号に記
載のように、ＡＭ信号復調回路において、電圧制御発振
器と位相比較回路とローパスフィルタとよりなるＰＬＬ
回路によって搬送周波数にロックする基準信号を前記電
圧制御発振器の出力を）分周して作り、かつ前記電圧制
御発振器の１分周波から前記ＡＭ信号の搬送波と９ぽの
位相差をもつ信号を作り、この信号を微分した信号を電
子スイッチを用いたサンプルホールド回路のゲート信号
として前記ＡＭ信号の搬送波のピーク点をサンプリング
することによってＡＭ信号の復調を行うという方式があ
る。
上記従来技術は、前記サンプルホールド回路により生じ
るサンプリング期間の誤差や、ブリッヂ。
るサンプリング期間の誤差や、ブリッヂ。
ドループなどについて配慮がされておらず、同期検波位
相誤差や復調信号の歪みなどの問題があった。
相誤差や復調信号の歪みなどの問題があった。
本発明の目的は、同期検波位相誤差を少なくするなど復
調信号を安定に得ることにある。
調信号を安定に得ることにある。
上記目的は、入力信号をアナログ・ディジタル変換する
アナログ・ディジタル変換器（以下ＡＤＣと略す）、デ
ィジタル演算回路、ディジタル・ループフィルタ、ディ
ジタル・アナログ変換器（以下ＤＡＣと略す）、電圧制
御発振器（以下ｖＣＯと略す）からなるディジタルＰＬ
Ｌ回路で安定に同期検波用サンプリング信号を得、その
サンプリング信号でアナログ・ディジタル変換するＡＤ
Ｃの出力を演算処理して復調出力を得ることにより達成
される。
アナログ・ディジタル変換器（以下ＡＤＣと略す）、デ
ィジタル演算回路、ディジタル・ループフィルタ、ディ
ジタル・アナログ変換器（以下ＤＡＣと略す）、電圧制
御発振器（以下ｖＣＯと略す）からなるディジタルＰＬ
Ｌ回路で安定に同期検波用サンプリング信号を得、その
サンプリング信号でアナログ・ディジタル変換するＡＤ
Ｃの出力を演算処理して復調出力を得ることにより達成
される。
ＡＤＣ、ディジタル演算回路、ディジタル・ループフィ
ルタ、ＤＡＣ、ＶＣＯで構成するディジタルＰＬＬ回路
は安定に同期検波用の信号を作ることができるので、同
期検波位相誤差のないなど安定した復調信号を得ること
ができる。
ルタ、ＤＡＣ、ＶＣＯで構成するディジタルＰＬＬ回路
は安定に同期検波用の信号を作ることができるので、同
期検波位相誤差のないなど安定した復調信号を得ること
ができる。
以下、本発明の一実施例を第１図により説明する。第１
図において、１０１は変調信号の入力端子、１０２はＡ
ＤＣ，１０３は演算回路、１０４はディジタル構成のル
ープフィルタ、１０５はＤＡＣ，１０６はｖＣＯ１１０
８ハデイシタル構成のＬＰＦ、１０９はＤＡＣｌｌｌｏ
は復調信号の出力端子である。ＡＤＣ１０２１演算回路
１０３．ループフィルタ１０４ 、 ＤＡＣ１０５、ｖ
Ｃ０１０６でディジタルＰＬＬを構成し、変調信号の搬
送波に同期した信号を作る。この信号をサンプリング信
号としてＡ Ｄ Ｃ１０２で変調信号を取り込み、演算
回路１０３で演算する。演算回路１０３の出力を特性の
異なる２つのフィルタ、ループフィルタ１０４ 、 Ｌ
ＰＦ １０８を用いて、ループフィルタ１０４からは搬
送波との位相誤差信号を、ＬＰＦ１０８からは復調出力
を得る。
図において、１０１は変調信号の入力端子、１０２はＡ
ＤＣ，１０３は演算回路、１０４はディジタル構成のル
ープフィルタ、１０５はＤＡＣ，１０６はｖＣＯ１１０
８ハデイシタル構成のＬＰＦ、１０９はＤＡＣｌｌｌｏ
は復調信号の出力端子である。ＡＤＣ１０２１演算回路
１０３．ループフィルタ１０４ 、 ＤＡＣ１０５、ｖ
Ｃ０１０６でディジタルＰＬＬを構成し、変調信号の搬
送波に同期した信号を作る。この信号をサンプリング信
号としてＡ Ｄ Ｃ１０２で変調信号を取り込み、演算
回路１０３で演算する。演算回路１０３の出力を特性の
異なる２つのフィルタ、ループフィルタ１０４ 、 Ｌ
ＰＦ １０８を用いて、ループフィルタ１０４からは搬
送波との位相誤差信号を、ＬＰＦ１０８からは復調出力
を得る。
このような動作で検波できる入力信号例を第２図に示す
。
。
第２図は変調信号のベクトル図を示したものである。第
２図中のｖ可ωｃｔは、搬送波成分を含んだＡＭ信号を
表し、■は被変調信号、ωＣは搬送波の角周波数である
。Ｐ―ωｃｔは、ＰＳＫ信号を表しＰはディジタルＨｉ
ｇｈの場合に１、ディジタルＬｏｗの場合に−１の値
をとる。ｐ＝ωＣ１は搬送波が抑圧されており、ｖａ）
！ωｃｔとは直交の関係にある。
２図中のｖ可ωｃｔは、搬送波成分を含んだＡＭ信号を
表し、■は被変調信号、ωＣは搬送波の角周波数である
。Ｐ―ωｃｔは、ＰＳＫ信号を表しＰはディジタルＨｉ
ｇｈの場合に１、ディジタルＬｏｗの場合に−１の値
をとる。ｐ＝ωＣ１は搬送波が抑圧されており、ｖａ）
！ωｃｔとは直交の関係にある。
次に、第１図のディジタルＰＬＬの動作を説明する。第
３図はディジタルＰＬＬの動作説明図である。第３図（
ａ）は搬送波信号、（ｂ）はＡ Ｄ Ｃ１０２のサンプ
リング信号を表す。搬送波信号を、第３図（α）のよう
にθとθ＋πの２点でアナログ・ディジタル変換しそれ
らの差をとると、Ａ Ｄ Ｃ１０２のオフセットをキャ
ンセルでき、位相差θと比例した出力を得ることができ
る。式を用いて説明すると、位相差がθの点の出力■θ
は Ｖａ ＝ Ｖｌ ＝ Ｖ３ ： Ｖ５ ： Ｖｓｉｎθ
＋Δｖ・・・・・・・・・・・・（１）位相差がθ＋π
の点の出力Ｖθ＋πは Ｖｅ＋ｗ＝Ｖ２＝Ｖ４＝−Ｖ−θ＋Δ■・・・・・・・
・・・・・（２）ただしΔＶはＡ Ｄ Ｃ１０２のオフ
セットである。ここで演算回路１０３で■θ十Ｋから■
θを引算するとＥｐ／ｐ＝Ｖθ＋＊−Ｖａ＝（−Ｖａｉ
ｎθ−）−ΔＶ ）−（Ｖｓｉｎｏ＋ΔＶ）＝−２Ｖｔ
ｎθ ・・・・・・・・・・・・（３１ＥＰ／
Ｄは位相検波出力を示す。第４図に（３）式の位相検波
特性を図示する。ＥＰ／Ｄをループフィルタ１０４に通
しＤ Ａ Ｃ１０５を用いてアナログ信号に変換し１、
：ｔｔヲＶ Ｃ０１０６１７）ｆｌｔｌＪ御入力トシ、
Ｖ Ｃ０１０６１７）クロック信号をＡ Ｄ Ｃ１０２
のサンプリング信号とする。このように構成することに
よりＶ ＣＯ１０６の出力は、搬送波周波数の２倍の周
波数で同期し。
３図はディジタルＰＬＬの動作説明図である。第３図（
ａ）は搬送波信号、（ｂ）はＡ Ｄ Ｃ１０２のサンプ
リング信号を表す。搬送波信号を、第３図（α）のよう
にθとθ＋πの２点でアナログ・ディジタル変換しそれ
らの差をとると、Ａ Ｄ Ｃ１０２のオフセットをキャ
ンセルでき、位相差θと比例した出力を得ることができ
る。式を用いて説明すると、位相差がθの点の出力■θ
は Ｖａ ＝ Ｖｌ ＝ Ｖ３ ： Ｖ５ ： Ｖｓｉｎθ
＋Δｖ・・・・・・・・・・・・（１）位相差がθ＋π
の点の出力Ｖθ＋πは Ｖｅ＋ｗ＝Ｖ２＝Ｖ４＝−Ｖ−θ＋Δ■・・・・・・・
・・・・・（２）ただしΔＶはＡ Ｄ Ｃ１０２のオフ
セットである。ここで演算回路１０３で■θ十Ｋから■
θを引算するとＥｐ／ｐ＝Ｖθ＋＊−Ｖａ＝（−Ｖａｉ
ｎθ−）−ΔＶ ）−（Ｖｓｉｎｏ＋ΔＶ）＝−２Ｖｔ
ｎθ ・・・・・・・・・・・・（３１ＥＰ／
Ｄは位相検波出力を示す。第４図に（３）式の位相検波
特性を図示する。ＥＰ／Ｄをループフィルタ１０４に通
しＤ Ａ Ｃ１０５を用いてアナログ信号に変換し１、
：ｔｔヲＶ Ｃ０１０６１７）ｆｌｔｌＪ御入力トシ、
Ｖ Ｃ０１０６１７）クロック信号をＡ Ｄ Ｃ１０２
のサンプリング信号とする。このように構成することに
よりＶ ＣＯ１０６の出力は、搬送波周波数の２倍の周
波数で同期し。
第４図の位相検波特性より、位相差θがＯになるように
制御される。この時、（３）式よりＥＰ／Ｄは０となる
。
制御される。この時、（３）式よりＥＰ／Ｄは０となる
。
次に第５図を用いて第１図の説明をする。第５図は第１
図の動作説明図である。（α）は変調信号、＜ｂ＞はＶ
ＣＯ１０６の出力である。第５図体）に示すＩの領域
は第２図のｖａｍωｃｔの映像信号のみである。
図の動作説明図である。（α）は変調信号、＜ｂ＞はＶ
ＣＯ１０６の出力である。第５図体）に示すＩの領域
は第２図のｖａｍωｃｔの映像信号のみである。
第５図（ｂｌのタイミング、１．２．３．４で変調信号
をアナログ・ディジタル変換した値Ｅｌ ＝ Ｅ２ ＋
Ｅ３ｙＥ４を演算回路１０３で（３）式のように計算
すると位相検波出力ＥＰ／Ｄ、Ｉは、 ＥＰ／Ｄ、＋ ＝ Ｅｔａ Ｅ＋□＝０
・・・・・・・・・・・・・・・（４）となる。しかし
、ＰＣＭ信号が直交多重された場合、入力信号は黒２図
ベクトル図のようになり、式で表すと変調信号ｖＩＮは ■！Ｎ＝ｖＯωｃｔ＋Ｐｍωｃｔ ・・・・
・・・・・・・・・・・・・・（５）である。
をアナログ・ディジタル変換した値Ｅｌ ＝ Ｅ２ ＋
Ｅ３ｙＥ４を演算回路１０３で（３）式のように計算
すると位相検波出力ＥＰ／Ｄ、Ｉは、 ＥＰ／Ｄ、＋ ＝ Ｅｔａ Ｅ＋□＝０
・・・・・・・・・・・・・・・（４）となる。しかし
、ＰＣＭ信号が直交多重された場合、入力信号は黒２図
ベクトル図のようになり、式で表すと変調信号ｖＩＮは ■！Ｎ＝ｖＯωｃｔ＋Ｐｍωｃｔ ・・・・
・・・・・・・・・・・・・・（５）である。
ここで■の領域はＰ＝１の場合、■の領域はＰ＝−１の
場合の変調信号を示したものである。
場合の変調信号を示したものである。
■の領域では、位相検波出力ＥＰ／Ｄ 、 Ｉは（３）
式、（５）式より ＥＰ／Ｄ、Ｉ ” Ｅｌ１３ ＥＩ２＝ｐ−（−ｐ
） ＝ ２Ｐ ・・・・・・・・・・
・・・・・・・・（６）■の領域では、位相検波出力Ｅ
Ｐ／Ｄ 、ｒｉは（３）式、（５）式より ＥＰ／Ｄ、■ ： Ｅ１３− Ｅ璽２ ＝ −Ｐ −Ｐ ＝−２Ｐ ・・・・・・・・・・・
・・・・・・・（７）となる。（６）式、（７）式に示
されるように、演算回路１０３の出力にＰＣＭ信号の極
性が表れる。これをＬ Ｐ Ｆ １０８を通してＤ Ａ
Ｃ１０９に入力するとＰＣＭ出力が出力端子１１０よ
り得られる。一方、演算回路１０３の出力はディジタル
ＰＬＬの位相検波出力も同時に出力しており、ループフ
ィルタ１０４により復調ＰＳＫ信号を除去し、位相検波
出力のみをＤ Ａ Ｃ１０５を用いてアナログ信号に変
換しｖＣ０１０６０制御信号とする。
式、（５）式より ＥＰ／Ｄ、Ｉ ” Ｅｌ１３ ＥＩ２＝ｐ−（−ｐ
） ＝ ２Ｐ ・・・・・・・・・・
・・・・・・・・（６）■の領域では、位相検波出力Ｅ
Ｐ／Ｄ 、ｒｉは（３）式、（５）式より ＥＰ／Ｄ、■ ： Ｅ１３− Ｅ璽２ ＝ −Ｐ −Ｐ ＝−２Ｐ ・・・・・・・・・・・
・・・・・・・（７）となる。（６）式、（７）式に示
されるように、演算回路１０３の出力にＰＣＭ信号の極
性が表れる。これをＬ Ｐ Ｆ １０８を通してＤ Ａ
Ｃ１０９に入力するとＰＣＭ出力が出力端子１１０よ
り得られる。一方、演算回路１０３の出力はディジタル
ＰＬＬの位相検波出力も同時に出力しており、ループフ
ィルタ１０４により復調ＰＳＫ信号を除去し、位相検波
出力のみをＤ Ａ Ｃ１０５を用いてアナログ信号に変
換しｖＣ０１０６０制御信号とする。
以上説明したように、第１図の本実施例によれば、１つ
のＡＤＣ，１つの演算回路に位相検波器と同期検波器の
２つの役割を持たせて後段に接続する特性の異なるフィ
ルタで位相検波出力と同期検波出力を分離することによ
り、検波出力を安定に得ることができる効果がある。
“第６図は本発明の第二の実施例を示すブロック
図であって、第１図と同一符号のものは同一機能を示す
。１０７は十分周器、６０１はＡＤＣ１６０２は）分局
器、６０３は反転回路である。ＡＤＣ１０２゜演算回路
１０３．ループフィルタ１０４ 、 Ｄ Ａ Ｃ１０５
゜ＶＣＯ１０６、＋分周器１０７テデイジタルＰＬＬ回
路を構成する。動作は第３図を用いて説明したものと同
様だが、）分局器１０７を通しているためＶ ＣＯ１０
６は搬送波の４倍周波数で同期し、）分局器１０７の出
力が第３図（ｂ）のようになる。
のＡＤＣ，１つの演算回路に位相検波器と同期検波器の
２つの役割を持たせて後段に接続する特性の異なるフィ
ルタで位相検波出力と同期検波出力を分離することによ
り、検波出力を安定に得ることができる効果がある。
“第６図は本発明の第二の実施例を示すブロック
図であって、第１図と同一符号のものは同一機能を示す
。１０７は十分周器、６０１はＡＤＣ１６０２は）分局
器、６０３は反転回路である。ＡＤＣ１０２゜演算回路
１０３．ループフィルタ１０４ 、 Ｄ Ａ Ｃ１０５
゜ＶＣＯ１０６、＋分周器１０７テデイジタルＰＬＬ回
路を構成する。動作は第３図を用いて説明したものと同
様だが、）分局器１０７を通しているためＶ ＣＯ１０
６は搬送波の４倍周波数で同期し、）分局器１０７の出
力が第３図（ｂ）のようになる。
第６図の同期検波回路は例えばＡＭ信号を検波できる。
以下第６図の動作を第７図を用いて説明する。第７図は
第６図の動作説明図であり、（α）はＡＭ信号、（ｈ）
は）分周器１０７の出力、（Ｃ）は反転回路６０３の出
力、（ｄ）は）分局器６０２の出力である。
第６図の動作説明図であり、（α）はＡＭ信号、（ｈ）
は）分周器１０７の出力、（Ｃ）は反転回路６０３の出
力、（ｄ）は）分局器６０２の出力である。
）分局器１０７の出力は第７図（ｂ）のタイミングで同
期する。反転回路６０３の出力は、Ｖ ＣＯ１０６出力
を十分周器１０７で分周しているため、デユーティ−比
が５０％となり、変調波のピーク値で立ち上がる信号と
なる。よって反転回路６０３出力を分周した信号は第７
図（ｄ）のようになり、Ａ Ｄ Ｃ６０１は第７図（ｄ
３のタイミングでデータをとりこむ（第７図（α）のム
の点１番号（４３＋２ ）の点：ｎは整数）。とりこん
だデータは同時にアナログ・ディジタル変換されディジ
タル値となり、ディジタル値のままＬ Ｐ Ｆ １０８
により不要帯域を除去してＤＡＣ１０９でディジタル・
アナログ変換し、ＡＭ信号の復調信号を出力端子１１０
より得る。第２図の本実施例によれば、ＡＭ信号の復調
を安定して行うことができる。
期する。反転回路６０３の出力は、Ｖ ＣＯ１０６出力
を十分周器１０７で分周しているため、デユーティ−比
が５０％となり、変調波のピーク値で立ち上がる信号と
なる。よって反転回路６０３出力を分周した信号は第７
図（ｄ）のようになり、Ａ Ｄ Ｃ６０１は第７図（ｄ
３のタイミングでデータをとりこむ（第７図（α）のム
の点１番号（４３＋２ ）の点：ｎは整数）。とりこん
だデータは同時にアナログ・ディジタル変換されディジ
タル値となり、ディジタル値のままＬ Ｐ Ｆ １０８
により不要帯域を除去してＤＡＣ１０９でディジタル・
アナログ変換し、ＡＭ信号の復調信号を出力端子１１０
より得る。第２図の本実施例によれば、ＡＭ信号の復調
を安定して行うことができる。
第８図は本発明の第三の実施例を示すものであって、同
図も第６図と同様の変調信号、例えば、にＭ信号の同期
検波回路を表すものであり、第６図と同一符号のものは
同一機能を示し、８０１は演算回路である。第８図の動
作は第６図とほぼ同様であるが、第６図の十分周器６０
２がないため、反転回路６０３の出力が第７図＜ｃ）の
タイミングでＡＤＣ６０１をサンプリングする。ここで
第７図（α）において正側のポイント（ムの点９番号４
ル＋２の点：かは整数）と負側のポイント（−の点１番
号４ｎの点ルは整数）は位相が１８００異なるだけでそ
れぞれ同様の復調信号を含んでいる。したがって演算回
路８０１で次の演算を行えば、復、調信号を得ることが
できる。すなわち ＥＤＥＭ＝ Ｅ４３＋２−Ｅ４３ −−−・
・・−−（８まただしＥＤＥＭは演算回路８０１の出力
であり、Ｅ４ｎ＋２ ＊Ｅ４ユはそれぞれ第７図（α）
において番号で示した点のサンプル値である。演算回路
８０１の出力ＥＤＥＭをＬ Ｐ Ｆ １０８に通し不要
帯域を除去してＤＡＣ１０９によりディジタル・アナロ
グ変換し、ＡＭ信号の復調信号を出力端子１１０より得
る。第８図の同期検波回路で得られる復調信号は第６図
の同期検波回路で得られる復調信号の約２倍の振幅が得
られる。つまり、第８図の同期検波回路は第６図の同期
検波回路よりも検波感度が優れている。本実施例によれ
ば第６図の同期検波回路と比較して検波感度の優れた同
期検波を行うことができる効果がある。
図も第６図と同様の変調信号、例えば、にＭ信号の同期
検波回路を表すものであり、第６図と同一符号のものは
同一機能を示し、８０１は演算回路である。第８図の動
作は第６図とほぼ同様であるが、第６図の十分周器６０
２がないため、反転回路６０３の出力が第７図＜ｃ）の
タイミングでＡＤＣ６０１をサンプリングする。ここで
第７図（α）において正側のポイント（ムの点９番号４
ル＋２の点：かは整数）と負側のポイント（−の点１番
号４ｎの点ルは整数）は位相が１８００異なるだけでそ
れぞれ同様の復調信号を含んでいる。したがって演算回
路８０１で次の演算を行えば、復、調信号を得ることが
できる。すなわち ＥＤＥＭ＝ Ｅ４３＋２−Ｅ４３ −−−・
・・−−（８まただしＥＤＥＭは演算回路８０１の出力
であり、Ｅ４ｎ＋２ ＊Ｅ４ユはそれぞれ第７図（α）
において番号で示した点のサンプル値である。演算回路
８０１の出力ＥＤＥＭをＬ Ｐ Ｆ １０８に通し不要
帯域を除去してＤＡＣ１０９によりディジタル・アナロ
グ変換し、ＡＭ信号の復調信号を出力端子１１０より得
る。第８図の同期検波回路で得られる復調信号は第６図
の同期検波回路で得られる復調信号の約２倍の振幅が得
られる。つまり、第８図の同期検波回路は第６図の同期
検波回路よりも検波感度が優れている。本実施例によれ
ば第６図の同期検波回路と比較して検波感度の優れた同
期検波を行うことができる効果がある。
第９図は本発明の第四の実施例を示したものであり、例
えば第２図で示した変調信号よりＰＳＫ信号を検波しデ
ィジタル信号Ｐを復調する回路である。第１図、第６図
と同一符号のものは同一機能を表す。第９図において、
９０１はアナログの乗算器９０２はアナログのループフ
ィルタ、９０３は加算器である。第９図の同期検波回路
は、第１図のディジタルＰＬＬ回路と共にアナログＰＬ
Ｌ回路も備えている。これを第５図を用いて説明する。
えば第２図で示した変調信号よりＰＳＫ信号を検波しデ
ィジタル信号Ｐを復調する回路である。第１図、第６図
と同一符号のものは同一機能を表す。第９図において、
９０１はアナログの乗算器９０２はアナログのループフ
ィルタ、９０３は加算器である。第９図の同期検波回路
は、第１図のディジタルＰＬＬ回路と共にアナログＰＬ
Ｌ回路も備えている。これを第５図を用いて説明する。
第５図（α）は変調信号、（ｈ］は十分周器１０７の出
力。
力。
（Ｃ）は反転回路６０３の出力、（ｄ）は十分周器６０
２の出力である。ディジタルＰＬＬの方は第１図と同様
の動作であり（ただしＶ Ｃ０１０６はキャリアの４倍
の周波数でロックしており、第１図のＶＣＯ１０６出力
に対応するものは第９図では）分局器１０７出力である
）、Ｄ Ａ Ｃ１０５より位相検波出力が得られる。一
方、乗算器９０１．ループフィルタ９０２゜ＶＣ０１０
６，＋分周器１０７９反転回路６ｏａ、−）分周器６０
２のループでアナログＰＬＬが構成されており、十分周
器６０２の出力（第５図（ｄ））と変調信号（第５図（
α））を乗算器９０１ヲ用いて乗算し、この乗算出力を
ループフィルタ９０２を通すことで位相検波出力が得ら
れる。この時、十分周器６０２出力と変調信号の位相は
９０°ずれて同期する（第５図参照）。以上のＤ Ａ
Ｃ１０５の位相検波出力とループフィルタ９０２０位相
検波出力を加算器９０３を用いて加算し、その加算出力
をＶ ＣＯ１０６０制御信号とする。第９図の構成の同
期検波回路は、例えばＶ ＣＯ１０６の可変周波数範囲
が広い等の理由で搬送波周波数と大きく異なった周波数
でＶＣＯ１０６が発振している場合に、まずアナログＰ
ＬＬで周波数同期を行い、次にディジタルＰＬＬで位相
同期するように動作する。本実施例によれば、安定した
ＰＬＬ引込みを行うことができる効果がある。
２の出力である。ディジタルＰＬＬの方は第１図と同様
の動作であり（ただしＶ Ｃ０１０６はキャリアの４倍
の周波数でロックしており、第１図のＶＣＯ１０６出力
に対応するものは第９図では）分局器１０７出力である
）、Ｄ Ａ Ｃ１０５より位相検波出力が得られる。一
方、乗算器９０１．ループフィルタ９０２゜ＶＣ０１０
６，＋分周器１０７９反転回路６ｏａ、−）分周器６０
２のループでアナログＰＬＬが構成されており、十分周
器６０２の出力（第５図（ｄ））と変調信号（第５図（
α））を乗算器９０１ヲ用いて乗算し、この乗算出力を
ループフィルタ９０２を通すことで位相検波出力が得ら
れる。この時、十分周器６０２出力と変調信号の位相は
９０°ずれて同期する（第５図参照）。以上のＤ Ａ
Ｃ１０５の位相検波出力とループフィルタ９０２０位相
検波出力を加算器９０３を用いて加算し、その加算出力
をＶ ＣＯ１０６０制御信号とする。第９図の構成の同
期検波回路は、例えばＶ ＣＯ１０６の可変周波数範囲
が広い等の理由で搬送波周波数と大きく異なった周波数
でＶＣＯ１０６が発振している場合に、まずアナログＰ
ＬＬで周波数同期を行い、次にディジタルＰＬＬで位相
同期するように動作する。本実施例によれば、安定した
ＰＬＬ引込みを行うことができる効果がある。
第１０図は本発明の第五の実施例を示したものであり、
本図も例えば第２図で示した変調信号よりＰＳＫ信号を
検波しディジタル信号Ｐを復調する回路である。第９図
と同一符号のものは同一機能を表し、１００１ 、１０
０２はアッテネータ、１００３はアッテネータの制御回
路である。第１０図は第９図のループフィルタ９０２の
位相検波出力とＤＡＣ１０５の位相検波出力の出力レベ
ルを制御する回路を付加したものである。アッテネータ
１００１ 、１００２はそれぞれアッテネータの入力と
出力のゲインを制御すること、かつ入力と出力間を開閉
することを行う。
本図も例えば第２図で示した変調信号よりＰＳＫ信号を
検波しディジタル信号Ｐを復調する回路である。第９図
と同一符号のものは同一機能を表し、１００１ 、１０
０２はアッテネータ、１００３はアッテネータの制御回
路である。第１０図は第９図のループフィルタ９０２の
位相検波出力とＤＡＣ１０５の位相検波出力の出力レベ
ルを制御する回路を付加したものである。アッテネータ
１００１ 、１００２はそれぞれアッテネータの入力と
出力のゲインを制御すること、かつ入力と出力間を開閉
することを行う。
制御回路１００３は第１０図の同期検波回路がすみやか
にＰＬＬが同期するようにアッテネータ１００１ 。
にＰＬＬが同期するようにアッテネータ１００１ 。
１００２を制御する。例えば、電源投入時やＰＬＬの同
期がはずれていることを検出した場合や７００１０６０
周波数が搬送波とずれていることを検出した場合に、ア
ッテネータ１００２を開きかつアッテネータ１００１の
ゲインを上げてアナログＰＬＬのみがかかるようにする
。アナログＰＬＬが同期した後にアッテネータ１００１
のゲインを下げていき、次にアッテネータ１００２を閉
じてゲインを上げていき最後はディジタルＰＬＬのみで
同期させる。本実施例はすばや＜ＰＬＬが同期しかつ安
定に同期検波回路を動作させることができる効果がある
。なお、アッテネータ１００１ 、１００２の挿入位置
は第１０図の位置でなくともよ（、アナログ・ディジタ
ルの位相検波出力が可変できるところであればどこでも
よ℃１゜ 第１１図は本発明の第六の実施例を示したものであつ【
、例えばＡＭ信号の同期検波回路を表すものであり、第
６図、第１０図と同一符号は同一機能を表す。第１１図
は、第６図の同期検波回路にアナログＰＬＬ回路を付加
したものである。第７図を用いて説明すると、第７図（
ａｔは変調信号、（ｂ）は）分周回路１０７出力、（Ｃ
）は反転回路６０３出力、（ｄ）は）分局器６０２出力
である。）分局器６０２出力と変調信号を乗算器９０１
を用いて乗算しその乗算器出力をループフィルタ９０４
を通してアナログＰＬＬの位相検波出力を得る。他の動
作は第１０図の場合と同様である。本実施によればすば
や＜ＰＬＬが同期しかつ安定にＡＭ信号を同期検波する
ことができる効果がある。
期がはずれていることを検出した場合や７００１０６０
周波数が搬送波とずれていることを検出した場合に、ア
ッテネータ１００２を開きかつアッテネータ１００１の
ゲインを上げてアナログＰＬＬのみがかかるようにする
。アナログＰＬＬが同期した後にアッテネータ１００１
のゲインを下げていき、次にアッテネータ１００２を閉
じてゲインを上げていき最後はディジタルＰＬＬのみで
同期させる。本実施例はすばや＜ＰＬＬが同期しかつ安
定に同期検波回路を動作させることができる効果がある
。なお、アッテネータ１００１ 、１００２の挿入位置
は第１０図の位置でなくともよ（、アナログ・ディジタ
ルの位相検波出力が可変できるところであればどこでも
よ℃１゜ 第１１図は本発明の第六の実施例を示したものであつ【
、例えばＡＭ信号の同期検波回路を表すものであり、第
６図、第１０図と同一符号は同一機能を表す。第１１図
は、第６図の同期検波回路にアナログＰＬＬ回路を付加
したものである。第７図を用いて説明すると、第７図（
ａｔは変調信号、（ｂ）は）分周回路１０７出力、（Ｃ
）は反転回路６０３出力、（ｄ）は）分局器６０２出力
である。）分局器６０２出力と変調信号を乗算器９０１
を用いて乗算しその乗算器出力をループフィルタ９０４
を通してアナログＰＬＬの位相検波出力を得る。他の動
作は第１０図の場合と同様である。本実施によればすば
や＜ＰＬＬが同期しかつ安定にＡＭ信号を同期検波する
ことができる効果がある。
第１２図は本発明の第七の実施例を示したものであって
−例えば第２図で示した変調信号よりＰＳＫ信号を検波
しディジタル信号Ｐを復調する回路である。本図は第１
０図の同期検波回路の簡易形であって、第１０図と同一
符号のものは同一機能を表し、１２０１はアナログのＬ
ＰＦである。第１０図と異なる点は、アナログＰＬＬ回
路の位相比較器である乗算器９０１からＰＳＫ信号なＩ
、ＰＦ１２０１を通して抽出する回路構成となっている
点である。本実施例によれば、簡単な構成で変調信号を
同期検波できる効果がある。
−例えば第２図で示した変調信号よりＰＳＫ信号を検波
しディジタル信号Ｐを復調する回路である。本図は第１
０図の同期検波回路の簡易形であって、第１０図と同一
符号のものは同一機能を表し、１２０１はアナログのＬ
ＰＦである。第１０図と異なる点は、アナログＰＬＬ回
路の位相比較器である乗算器９０１からＰＳＫ信号なＩ
、ＰＦ１２０１を通して抽出する回路構成となっている
点である。本実施例によれば、簡単な構成で変調信号を
同期検波できる効果がある。
第１３図は本発明の第への実施例を示したものであって
、例えばＡＭ信号の同期検波回路を表すものである。本
図は第１１図の同期検波回路の簡易形であって、第１１
図及び第１２図と同一符号のものは同一機能を表し、１
３０１はアナログの乗算器、１３０２は＋分周器である
。第１１図と異なる点は、同期検波器にＡ Ｄ Ｃ６０
１ではな（て乗算器１３０１を用いた点であり、本実施
例によれば簡単な構成で復調出力を得ることのできる効
果がある。
、例えばＡＭ信号の同期検波回路を表すものである。本
図は第１１図の同期検波回路の簡易形であって、第１１
図及び第１２図と同一符号のものは同一機能を表し、１
３０１はアナログの乗算器、１３０２は＋分周器である
。第１１図と異なる点は、同期検波器にＡ Ｄ Ｃ６０
１ではな（て乗算器１３０１を用いた点であり、本実施
例によれば簡単な構成で復調出力を得ることのできる効
果がある。
第１４図は本発明の第九の実施例を示したものであって
、例えば第２図で示した変調信号よりＰＳＫ信号を検波
しディジタル信号Ｐを復調する回路である。第１図と同
一符号のものは同一機能を表し、１４０１はＡＤＣ，１
４０２は演算回路である。第１４図は、第１図の同期検
波回路においてディジタルＰＬＬ系と同期検波系を完全
に分けたものである。ＡＤＣ１０２、演算回路１０４
、 ＤＡＣ１０５、ＶＣＯ１０６でディジタルＰＬＬ系
を構成し、Ａ Ｄ Ｃ１４０１、演算回路１４０２．
ＬＰＦ １ｏ８ 、 ＤＡＣ１０９で同期検波系を構成
している。本実施例ではＡ Ｄ Ｃ１４０１、ＡＤＣ１
０２のそれぞれに最適の感度及び精度を持たせることが
できるので、さらに設計を容易にできる効果がある。
、例えば第２図で示した変調信号よりＰＳＫ信号を検波
しディジタル信号Ｐを復調する回路である。第１図と同
一符号のものは同一機能を表し、１４０１はＡＤＣ，１
４０２は演算回路である。第１４図は、第１図の同期検
波回路においてディジタルＰＬＬ系と同期検波系を完全
に分けたものである。ＡＤＣ１０２、演算回路１０４
、 ＤＡＣ１０５、ＶＣＯ１０６でディジタルＰＬＬ系
を構成し、Ａ Ｄ Ｃ１４０１、演算回路１４０２．
ＬＰＦ １ｏ８ 、 ＤＡＣ１０９で同期検波系を構成
している。本実施例ではＡ Ｄ Ｃ１４０１、ＡＤＣ１
０２のそれぞれに最適の感度及び精度を持たせることが
できるので、さらに設計を容易にできる効果がある。
なお、以上の図面中、被変調信号がディジタルのものは
、ＤＡＣ１０９をはぶき、直接ディジタル信号処理回路
に送ることもできる。また、ＤＡＣ１０９をＬ Ｐ Ｆ
１０８の前に置き、Ｌ Ｐ Ｆ １０８をアナログ構
成とすることもできる。更に、Ｄ Ａ Ｃ１０５゜Ｖ
ＣＯ１０６の機能を１つにしたディジタルｖＣＯをＤＡ
Ｃ１０５、ＶＣＯ１０６のかわりに用いてもよ〜ゝＯ 〔発明の効果〕 本発明によれば、ディジタルＰ ＬＬを用いて変調信号
の搬送波に同期した信号を得ることができ、その信号を
用いて入力変調信号をＡＤＣでディジタルに変換しディ
ジタルで処理して安定に復調信号を得ることができるの
で安定な検波を行える効果がある。
、ＤＡＣ１０９をはぶき、直接ディジタル信号処理回路
に送ることもできる。また、ＤＡＣ１０９をＬ Ｐ Ｆ
１０８の前に置き、Ｌ Ｐ Ｆ １０８をアナログ構
成とすることもできる。更に、Ｄ Ａ Ｃ１０５゜Ｖ
ＣＯ１０６の機能を１つにしたディジタルｖＣＯをＤＡ
Ｃ１０５、ＶＣＯ１０６のかわりに用いてもよ〜ゝＯ 〔発明の効果〕 本発明によれば、ディジタルＰ ＬＬを用いて変調信号
の搬送波に同期した信号を得ることができ、その信号を
用いて入力変調信号をＡＤＣでディジタルに変換しディ
ジタルで処理して安定に復調信号を得ることができるの
で安定な検波を行える効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明を実施するための変調信号の一実施例の説明図、
第３図は第１図の説明図、第４図は第１図の説明図、第
５図は第１図及び第９図の説明図、第６図は本発明の第
二の実施例を示すブロック図、第７図は第６図と第８図
及び第１１図の説明図、第８図は本発明の第三の実施例
を示すブロック図、第９図は本発明の第四の実施例を示
すブロック図、第１０図は本発明の第五の実施例を示す
ブロック図、第１１図は本発明の第六の実施例な示すブ
ロック図、第１２図は本発明の第七の実施例を示すブロ
ック図、第１３図は本発明の第への実施例を示すブロッ
ク図、第１４図は本発明の第九の実施例を示すブロック
図である。 １０２・・・ＡＤＣ，１０３・・・演算回路、１０４・
・・ループフィルタ、 １０５・・・Ｄ Ａ Ｃ、１０６・・・ＶＣＯ。 １０８・・・ＬＰＦ、 １０９・・・ＤＡＣ
。 ６０１・・・ＡＤＣｌ ６０２・・・）分周器、６
０３・・・反転回路、 ８０１・・・演算回路、９０
１・・・乗算器、９０２・・・ループフィルタ、９０３
・・・加算器、 １００１ 、１００２・・・アッ
テネータ、１００３・・・制御回路、 １２０１・・
・ＬＰＦ、１３０１・・・乗算器、 １３０２・・
・士分局器。 第１ 目 μゾ 晃２ハ 第ｊ（！１ 男４囲 晃５菌 兆７０
本発明を実施するための変調信号の一実施例の説明図、
第３図は第１図の説明図、第４図は第１図の説明図、第
５図は第１図及び第９図の説明図、第６図は本発明の第
二の実施例を示すブロック図、第７図は第６図と第８図
及び第１１図の説明図、第８図は本発明の第三の実施例
を示すブロック図、第９図は本発明の第四の実施例を示
すブロック図、第１０図は本発明の第五の実施例を示す
ブロック図、第１１図は本発明の第六の実施例な示すブ
ロック図、第１２図は本発明の第七の実施例を示すブロ
ック図、第１３図は本発明の第への実施例を示すブロッ
ク図、第１４図は本発明の第九の実施例を示すブロック
図である。 １０２・・・ＡＤＣ，１０３・・・演算回路、１０４・
・・ループフィルタ、 １０５・・・Ｄ Ａ Ｃ、１０６・・・ＶＣＯ。 １０８・・・ＬＰＦ、 １０９・・・ＤＡＣ
。 ６０１・・・ＡＤＣｌ ６０２・・・）分周器、６
０３・・・反転回路、 ８０１・・・演算回路、９０
１・・・乗算器、９０２・・・ループフィルタ、９０３
・・・加算器、 １００１ 、１００２・・・アッ
テネータ、１００３・・・制御回路、 １２０１・・
・ＬＰＦ、１３０１・・・乗算器、 １３０２・・
・士分局器。 第１ 目 μゾ 晃２ハ 第ｊ（！１ 男４囲 晃５菌 兆７０
Claims (1)
- 【特許請求の範囲】 １、入力信号をアナログ・ディジタル変換するアナログ
・ディジタル変換回路と、ディジタル信号処理回路とデ
ィジタル・アナログ変換回路と、電圧制御発振器を設け
たことを特徴とする同期検波回路。 ２、特許請求の範囲第１項において、前記アナログ・デ
ィジタル変換回路のサンプリング周波数を前記入力信号
の搬送波の２倍の周波数とし、前記アナログ・ディジタ
ル変換回路出力の２つの連続するデータの１つのデータ
から他のデータを減算する動作を持つた前記ディジタル
信号処理回路を設けたことを特徴とする同期検波回路。 ３、特許請求の範囲第１項又は第２項において、前記ア
ナログ・ディジタル変換回路とは別に入力信号をアナロ
グ・ディジタル変換する第２のアナログ・ディジタル変
換回路を設けたことを特徴とする同期検波回路。 ４、特許請求の範囲第３項において、前記第２のアナロ
グ・ディジタル変換回路の後段に第２のディジタル信号
処理回路を設けたことを特徴とする同期検波回路。 ５、特許請求の範囲第１項又は第２項又は第３項又は第
４項記載の同期検波回路において、前記入力信号と前記
電圧制御発振器出力から得られる基準信号とを乗算する
アナログ乗算器と、前記アナログ乗算器と前記アナログ
・ディジタル変換回路から得られた２つの位相誤差信号
を加算する加算器を設けたことを特徴とする同期検波回
路。 ６、特許請求の範囲第５項において、前記加算器の２つ
の入力である前記位相誤差信号に対してそれぞれに利得
を可変する利得可変回路と、前記利得可変回路を制御す
る制御回路を設けたことを特徴とする同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26382686A JPS63119306A (ja) | 1986-11-07 | 1986-11-07 | 同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26382686A JPS63119306A (ja) | 1986-11-07 | 1986-11-07 | 同期検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119306A true JPS63119306A (ja) | 1988-05-24 |
Family
ID=17394762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26382686A Pending JPS63119306A (ja) | 1986-11-07 | 1986-11-07 | 同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241019A (ja) * | 1988-07-30 | 1990-02-09 | Nippon Denso Co Ltd | デユーテイ・電圧変換回路 |
| EP0790729A1 (fr) * | 1996-02-16 | 1997-08-20 | THOMSON multimedia | Dispositif de correction de bruit de phase dans un récepteur numérique |
-
1986
- 1986-11-07 JP JP26382686A patent/JPS63119306A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241019A (ja) * | 1988-07-30 | 1990-02-09 | Nippon Denso Co Ltd | デユーテイ・電圧変換回路 |
| EP0790729A1 (fr) * | 1996-02-16 | 1997-08-20 | THOMSON multimedia | Dispositif de correction de bruit de phase dans un récepteur numérique |
| FR2745138A1 (fr) * | 1996-02-16 | 1997-08-22 | Thomson Multimedia Sa | Dispositif de correction de bruit de phase dans un recepteur numerique |
| US5930306A (en) * | 1996-02-16 | 1999-07-27 | Thomson Multimedia Sa | Device for correcting phase noise in a digital receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| EP2249534A1 (en) | Phase synchronization device and phase synchronization method | |
| JPS63119306A (ja) | 同期検波回路 | |
| JPS6331987B2 (ja) | ||
| JPH0557781B2 (ja) | ||
| US4731844A (en) | Apparatus for cancelling a pilot signal from a composite signal | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| FI97662C (fi) | Menetelmä kantoaallon palauttamiseksi | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS61273038A (ja) | クロツク同期回路 | |
| KR940011021B1 (ko) | 디지탈 주파수복조방법 및 그 장치 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP3152358B2 (ja) | 周波数制御回路 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| EP0709992B1 (en) | Costas loop | |
| JPH01117451A (ja) | 復調回路 | |
| JPS5915536B2 (ja) | デイジタル位相同期ル−プ | |
| KR100266640B1 (ko) | 반송파위상에러보상장치 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JPH0465912A (ja) | デシメーション回路 | |
| SU1083400A1 (ru) | Устройство дл демодул ции сигналов с фазоразностной модул цией |