JPS6312054A - 入出力装置の異常処理方式 - Google Patents

入出力装置の異常処理方式

Info

Publication number
JPS6312054A
JPS6312054A JP61155013A JP15501386A JPS6312054A JP S6312054 A JPS6312054 A JP S6312054A JP 61155013 A JP61155013 A JP 61155013A JP 15501386 A JP15501386 A JP 15501386A JP S6312054 A JPS6312054 A JP S6312054A
Authority
JP
Japan
Prior art keywords
input
output device
device control
interrupt
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61155013A
Other languages
English (en)
Inventor
Hidehiko Okada
英彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61155013A priority Critical patent/JPS6312054A/ja
Publication of JPS6312054A publication Critical patent/JPS6312054A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は計算機システムに於ける入出力装置の処理方式
に関し、特に入出力装置あるいは入出力装置制御部の異
常処理方式に関する。
[従来の技術] 従来、計算機システムにおける入出力装置及び入出力装
置制御部の異常処理では、入出力装置あるいは入出力装
置制御部に異常が起こり異常割込みが発生した場合には
、異常割込み回数をカウントし回数が許容範囲を越えた
場合に、その入出力装置及び入出力装置制御部を初期化
するなどの方法により、計算機システムから異常になっ
た入出力装置及び入出力装置制御部の切り離しが行わn
ていた。
[発明が解決しようとする問題点コ 上述した従来の入出力装置に対する異常処理方式では、
異常割込みの回数が許容回数をオーバーする迄、入出力
装置制御プログラムがアプリケーションプログラムよシ
高い優先レベルで走行し。
異常割込みが連続して発生した場合には、アプリケーシ
ョンプログラムは動くことが出来ないため実質的なシス
テム停止となる欠点があった。
さらに異常割込みの許容回数オーバーにより一度入出力
装置あるいは入出力装置制御部が切9離されてしまうと
、その後入出力装置あるいは入出力装置制御部が回復し
てもシステムに組込めないという欠点もあった。
[問題を解決するための手段] 本発明の入出力装置の異常処理方式は9割込みレベルと
対応するプログラム走行優先レベルを複数持つプロセッ
サと、データ転送終了時及び入出力装置あるいは入出力
装置制御部異常時に前記プロセッサに対して割込みを起
こす入出力装置制御部と、前記入出力装置制御部に割り
轟てらnた割込みレベルに対応した優先レベルで走行す
る入出力装置制御プログラムとを備えた計算機システム
に於いて、前期入出力装置制御部内に割込みレベルを記
憶する割込みレベル記憶領域を持ち、主記憶上に前記入
出力装置制量プログラムの優先レベルを記憶する優先レ
ベル記憶領域を持ち、前記入出力装置制御プログラムが
、前記入出力装置制御部が割込みを起こした際に割込み
原因を調べ入出力装置及び入出力装置制御部が正常か異
常かを判別する判別手段と、前記判別手段により異常割
込みと判別された場合には前記入出力装置制御部の割込
みレベルを最下位に変更する割込みレベル変更手段と、
プログラムの走行優先レベルを変更する優先レベル変更
手段とを持つことで、前記入出力装置あるいは入出力装
置制御部に異常が発生し割込みを起した場合には、前記
判別手段により異常が検出され前記割込みレベル変更手
段によシ。
入出力装置制御部の割込みレベルを最下位とし同時に前
記優先レベル変更手段によって、入出力装置プログラム
の優先レベルを最下位に変更することで、入出力装置が
異常である期間には、入出力装置制御プログラムは最下
位の優先レベルで走行し、入出力装置が正常に回復した
時点で、前記判別手段によシ正常が検出さ扛前記割込み
レベル変更手段により、入出力装置制御部の割込みレベ
ルを正常時の割込みレベルに変更すると同時に入出力装
置制御プログラムの優先レベルも正常時のレベルに戻す
ことを特徴とする。
[実施例] 次に2本発明の実施例について図面を参照して説明する
第1図を参照すると1本発明の適用される計算機システ
ムは、プロセッサ10.入出力装置20゜入出力装置制
御部21.及び主記憶30を有する。
入出力装置制御部21は割込みレベル記憶領域22を持
つ。主記憶30は、入出力装置制御プログラム40と優
先レベル記憶領域50とを持つ。
入出力装置制御プログラム40は1割込み原因判別手段
412割込みレベル変更手段42.及び優先レベル変更
手段43を持つ。
プロセッサ10は割込みレベルQ −s−mと割込みレ
ベルに1対1対応するプログラム走行優先レベル0〜m
を持ち、数が小さい程優先レベルが高いものとする。
割込みレベル記憶領域22にはn(Q≦n(m)が設定
されており、入出力装置20の割込みレベルはnとなっ
ている。また入出力装置制御プログラムの優先レベル記
憶領域50にunが設定される。
ここで入出力装置20あるいは入出力装置制御部21に
異常が発生した場合には1割込みレベルnに対して割込
みが起こシ入出力装置制御プログラム40が起動される
。入出力装置制御プログラム40は割込み原因判別手段
41により入出力装置20あるいは入出力装置制御部2
1に異常が起こったことを検出し1割込みレベル変更手
段42により割込みレベル記憶領域22をnからmに変
更すると同時に、優先レベル変更手段43によシ優先レ
ベル記憶領域50を同様にnからmに変更する。こt以
降入出力装置20の割込みは9割込みレベルmに変更さ
れ、同時に入出力装置制御プログラム400走行優先レ
ベルもmに変わる。この後続けて入出力装置制御部21
からの異常割込みが発生した場合には、走行優先レベル
mの入出力装置制御プログラム40が起動される。入出
力装置制御プログラム40は優先レベル記憶領域50の
内容がmであシ、現在の優先レベルが最下位であること
から、既に入出力装置20あるいは入出力装置制御部2
1が異常状態で割込みがあったことがわかシ、こf以降
の異常割込みは無視される。
次に、異常割込みにより入出力装置制御プログラム40
が優先レベルmに移行した後、正常な割込みつまり修理
完了後のアテンション割込みが発生した場合を考える。
この場合には1割込み原因判別手段41によシ割込みが
正常なものと判別されると2割込みレベル変更手段42
によシ割込みレベル記憶領域22の内容をmからnに変
更され、同時に優先レベル変更手段43により入出力装
置制御プログラムの優先レベルを正常時のnに戻すため
に、優先レベル記憶領域50の内容がmからnに戻され
る。
このため、入出力装置あるいは入出力装置制御部が異常
である期間、入出力装置制御プログラムは最下位の優先
レベルで走行することとなる。
第2図は、入出力装置20あるいは入出力装置制御部2
1の状態による入出力装置制御プログラム40の優先レ
ベルの変化を時系列に表した図である。縦軸は入出力装
置制御プログラム40の優先レベル、横軸は時刻を表し
ている。
時刻TO〜T1の期間では、入出力装置20及び入出力
装置制御部21は正常動作をしており。
入出力装置制御プログラム40の優先レベルはnである
。時刻T1に異常割込みが発生すると入出力装置制御プ
ログラム40内の割込み原因判別手段41によシ異常が
検出され1割込みレベル変更手段42及び優先レベル変
更手段43により入出力装置制御部21の割込みレベル
及び入出力装置制御プログラム40の優先レベルがmに
変更される。こn以降時刻T2迄の異常割込みが無視さ
れる。時刻T2に於いて入出力装置20及び入出力装置
制御部21が修理さ牡アテンション割込みが発生し、入
出力装置制御プログラム40の割込み原因判別手段41
により正常割込みが検出されると2割込みレベル変更手
段42及び優先レベル変更手段43により入出力装置制
御部21の割込みレベルと入出力装置制御プログラム4
0の優先レベルが正常時のnに戻されることてシステム
に組込まnる。
[発明の効果] 以上詳細に説明したように本発明によnば、入出力装置
あるいは入出力装置制御部異常による割込みが頻発した
場合、優先レベルの高い入出力装置制御プログラムが頻
繁に動作し、このため優先レベルの低いアプリケーショ
ンプログラムが動けないという実質的なシステム運用の
停止を防ぐことができ、さらには、入出力装置及び入出
力装置制御部の正常回復を自動的に検出できるという利
点がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すシステム構成図、第2
図は入出力装置あるいは入出力装置側n部の状態による
入出力装置制御プログラムの優先レベルの変化を示した
ものである。 10・・・プロセッサ、20・・・入出力装置、21・
・・入出力装置制御部、22・・・入出力装置割込みレ
ベル記憶領域、30・・・主記憶、40・・・入出力装
置制御グロダラム、41・・・割込み原因判別手段、4
2・・・割込みレベル変更手段、43・・・優先レベル
変更手段、50・・・優先レベル記憶領域。

Claims (1)

    【特許請求の範囲】
  1. 1、割込みレベルと対応するプログラム走行優先レベル
    を複数持つプロセッサと、データ転送終了時及び入出力
    装置あるいは入出力装置制御部異常時に前記プロセッサ
    に対して割込みを起こす入出力装置制御部と、前記入出
    力装置制御部に割り当てられた割込みレベルに対応した
    優先レベルで走行する入出力装置制御プログラムとを備
    えた計算機システムに於いて、前期入出力装置制御部内
    に割込みレベルを記憶する割込みレベル記憶領域を持ち
    、主記憶上に前記入出力装置制御プログラムの優先レベ
    ルを記憶する優先レベル記憶領域を持ち、前記入出力装
    置制御プログラムが、前記入出力装置制御部が割込みを
    起こした際に割込み原因を調べ入出力装置及び入出力装
    置制御部が正常か異常かを判別する判別手段と、前記判
    別手段により異常割込みと判別された場合には前記入出
    力装置制御部の割込みレベルを最下位に変更する割込み
    レベル変更手段と、プログラムの走行優先レベルを変更
    する優先レベル変更手段とを持つことで、前記入出力装
    置あるいは入出力装置制御部に異常が発生し割込みを起
    した場合には、前記判別手段により異常が検出され前記
    割込みレベル変更手段により、入出力装置制御部の割込
    みレベルを最下位とし同時に前記優先レベル変更手段に
    よって、入出力装置プログラムの優先レベルを最下位に
    変更することで、入出力装置が異常である期間には、入
    出力装置制御プログラムは最下位の優先レベルで走行し
    、入出力装置が正常に回復した時点で、前記判別手段に
    より正常が検出され前記割込みレベル変更手段により、
    入出力装置制御部の割込みレベルを正常時の割込みレベ
    ルに変更すると同時に入出力装置制御プログラムの優先
    レベルも正常時のレベルに戻すことを特徴とする入出力
    装置の異常処理方式。
JP61155013A 1986-07-03 1986-07-03 入出力装置の異常処理方式 Pending JPS6312054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61155013A JPS6312054A (ja) 1986-07-03 1986-07-03 入出力装置の異常処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61155013A JPS6312054A (ja) 1986-07-03 1986-07-03 入出力装置の異常処理方式

Publications (1)

Publication Number Publication Date
JPS6312054A true JPS6312054A (ja) 1988-01-19

Family

ID=15596771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61155013A Pending JPS6312054A (ja) 1986-07-03 1986-07-03 入出力装置の異常処理方式

Country Status (1)

Country Link
JP (1) JPS6312054A (ja)

Similar Documents

Publication Publication Date Title
US5568609A (en) Data processing system with path disconnection and memory access failure recognition
US4488303A (en) Fail-safe circuit for a microcomputer based system
US5864656A (en) System for automatic fault detection and recovery in a computer system
EP0125797A1 (en) Interrupt signal handling apparatus
JP2001318807A (ja) タスク切り替え制御方法及び装置
JPS6312054A (ja) 入出力装置の異常処理方式
US5652837A (en) Mechanism for screening commands issued over a communications bus for selective execution by a processor
JPS6146543A (ja) 転送装置の障害処理方式
JP2744113B2 (ja) 計算機システム
JPS592152A (ja) 障害時のリセツト方式
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JPH06266648A (ja) データ転送制御方式
JPH0430245A (ja) マルチプロセッサ制御方式
JPS61813A (ja) シ−ケンス制御装置の故障個所判定方式
JPH04105151A (ja) 入出力制御装置
JPS61267810A (ja) 停電検出判定回路
JP2628561B2 (ja) 異常通知方法
JPH05108503A (ja) 停電処理方式
JPS59201110A (ja) プログラマブルコントロ−ラ
JP3033640B2 (ja) Cpu動作監視回路
JPH11161548A (ja) 暴走検知機能付きコンピュータ
JPS5827538B2 (ja) 相互監視方式
JPH04127206A (ja) 制御装置の異常監視装置
JPH06202879A (ja) 割込み処理方法
JPS61187013A (ja) プロセス制御計算機