JPS631213A - Ｃｍｏｓ−ｅｃｌレベル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌ　Ｍｅ
ｔａｌ　ＯｘｉｄｅＳｅｍｉｃｏｎｃｄｕｃｔｏｒ　）
レベルからＥ　ＣＬ　（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄ
　Ｌｏｇｉｃ）レベルへ変換するレベル変換回路に係り
、特にフレームメモリから読出されたＣＭＯＳレベルを
高速にＥＣＬレベルへ変換する高速レベル変換回路に関
する。

〔従来の技術〕

従来のＣＭＯＳ−Ｅ　ＣＬレベル変換回路は、アイ・ニ
ス・ニス・シー・シー・ダイシスト・オブ・ペーパーズ
（ＩＳＳＣＣＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈ、Ｐａｐｅ
ｒｓ、）（１９８２年）第２４８頁から第２４９頁にお
いて述べられている。これは、第２図に示す通りで、簡
潔な構成になっているが、バイポーラトランジスタの入
力（ｖ２）のレベルは、ＯｖとｖＥＥへ過大に振れてし
まう。このため、時定数が長いと、出力信号の変換速度
が低下する。また、ＥＣＬレベルの振幅も十分とれない
という欠点があった。

〔発明が解決しようとする問題点〕

上記従来技術は、■２の点はＣＭＯＳレベルになってお
り、これでただちにバイポーラトランジスタを駆動させ
ようとしているため、ベース波形の時定数が長いと、バ
イポーラトランジスタのエミッタ波形の立上り立下り時
間が長くなる。

本発明の目的は、ベース波形の振幅を小さくして、エミ
ッタ波形の立上り立下り時間を短かくすることにあるゆ 〔問題点を解決するための手段〕 上記目的は、Ｖｚ点に２個の抵抗を付加し、バイポーラ
トランジスタのコレクタに抵抗を付加し、さらにレベル
シフト回路を付加する。

〔作用〕

２個の抵抗を用いて、バイポーラトランジスタのベース
人電圧は、ＣＭＯＳレベルからＥＣＬに近いレベルに変
換され、バイポーラトランジスタのコレクタに付加した
抵抗により、ＥＣＬレベルの振幅が決定され、レベルシ
フト回路により、ＥＣＬレベルに変換される。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。ＩＮ
とＩＮよりＣＭＯ３の入力信号が相補型信号と共に入力
される。Ｖｌがハイになるのは、ρＭＯＳトランジスタ
がオンしているときで、ＶｒがローになるのはｎＭＯＳ
トランジスタがオンしているときである。Ｖｌのハイレ
ベルは、ｐＭＯＳトランジスタのオン抵抗及びＲ１とＲ
３の抵抗分割比で決まり、となり、ｇｍｐはρＭＯ５の
相互コンダクタンスである。

同様に、Ｖｚのローレベルは、ｎＭＯＳトランジスタが
オンしていることから、 となり、ｇ＋＋ｎはｎＭＯ３の相互コンダクタンスであ
る。

ＶＩＨ＝−０，９Ｖ、Ｖｌｔ、＝−１，９Ｖ１．：なる
ように、設計すれば、バイポーラトランジスタ（ＴＩ）
を飽和させることなく高速にレベル変換が可能である。

次に、Ｒ２と工２により、ＥＣＬレベルの４１ｆの分だ
け変化させ、レベルシフト回ｍ　Ｔ　ｚ　ｒ　　Ｉ　ａ
によりレベルシフトさせれば、ＥＣＬレベル（−０，９
Ｖ〜−１，９Ｖ　）に変化させることができる。

Ｔｚは差動増幅器の構成をとっており、入力信号ＩＮと
出力信号ＯＵＴのいずれも、相補形の形式となっている
ので、大体２５０Ｍ＆の高速変換動作が可能となる。

第１図は、差動型のＣＭＯＳ−Ｅ　ＣＬレベル変換回路
であり、第３図は、シングルエンド型の同レベル変換回
路である。第３図のＶＲはＭ　Ａ　Ｘ　’　Ｖ　１とＭ
　Ｉ　Ｎ　Ｖ　ｓの中心値に設定しであるものとする。

動作は、第１図と同じである。

〔発明の効果〕

本発明によれば、バイポーラトランジスタを飽和させる
ことなく、ＣＭＯ３からＥＣＬへレベル変換されるので
、変換周波数が２５０　Ｆ、ｉ　Ｉｌｚの高速レベル変
換回路が可能となる。

【図面の簡単な説明】

第１図は１本発明の一実施例を示す図、第２図は、従来
の回路を示す図、第３図は、本発明の別の一実施例を示
す図である。 代理人　弁理士　小川勝岑／＝− 第　１　　図 第２図　　　　　％　３　図

Claims (1)

【特許請求の範囲】
1. １、ＣＭＯＳトランジスタとバイポーラトランジスタの
   間に、２個の抵抗をそれぞれ該ＣＭＯＳトランジスタ内
   のｐＭＯＳトランジスタとｎＭＯＳトランジスタとに対
   して並列に配置し、出力段にレベルシフト回路を設けた
   ことを特徴とする、ＣＭＯＳ−ＥＣＬレベル変換回路。