JPS63122245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63122245A JPS63122245A JP27012286A JP27012286A JPS63122245A JP S63122245 A JPS63122245 A JP S63122245A JP 27012286 A JP27012286 A JP 27012286A JP 27012286 A JP27012286 A JP 27012286A JP S63122245 A JPS63122245 A JP S63122245A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- atoms
- ion implantation
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims abstract description 3
- 239000010949 copper Substances 0.000 claims abstract description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000010936 titanium Substances 0.000 claims abstract 2
- 229910052719 titanium Inorganic materials 0.000 claims abstract 2
- 239000011368 organic material Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にあらかじめ
金属配線の形成を行なう半導体装置の製造方法に関する
。
金属配線の形成を行なう半導体装置の製造方法に関する
。
従来、半導体装置の製造において、特に金属配線を半導
体素子層上に形成する場合、その金属配線の種類として
はアルミニウム配線が一般的に用いられている。そのア
ルミニウム配線を半導体素子層上に形成する方法は、ま
ずアルミニウムを蒸着又はスパッタリング法により半導
体素子層全面に付着させ、次にホトリソグラフィおよび
エツチングにより所要の配線パターンのみを残すことに
より行なわれている。
体素子層上に形成する場合、その金属配線の種類として
はアルミニウム配線が一般的に用いられている。そのア
ルミニウム配線を半導体素子層上に形成する方法は、ま
ずアルミニウムを蒸着又はスパッタリング法により半導
体素子層全面に付着させ、次にホトリソグラフィおよび
エツチングにより所要の配線パターンのみを残すことに
より行なわれている。
また、近来の半導体装置の集積度の向上は配線の電流密
度の上昇をもたらし、エレクトロマイグレーションによ
る信頼度の低下が心配されている。
度の上昇をもたらし、エレクトロマイグレーションによ
る信頼度の低下が心配されている。
そのため、エレクトロマイグレーションの改善を目的と
して金属配線にアルミニウムー銅合金やアルミニウムー
チタン合金を用いることが実用化されている。
して金属配線にアルミニウムー銅合金やアルミニウムー
チタン合金を用いることが実用化されている。
かかる従来のアルミニウムあるいはアルミニウム合金を
金属配線に用いた場合、微細配線用のドライエツチング
が比較的困難であり、したがってウェットエツチングの
並用等で対処しているが製造性・設計上での制約がでて
くる。
金属配線に用いた場合、微細配線用のドライエツチング
が比較的困難であり、したがってウェットエツチングの
並用等で対処しているが製造性・設計上での制約がでて
くる。
また、アルミニウム合金の場合、金属付着法はスパッタ
リング法が適用されるが、スパッタリング条件の変動に
よる膜質の変動が配線の結晶粒の大きさ等の特性を左右
し、エレクトロマイグレーション等の信頼性特性を変動
させてＣ）る。
リング法が適用されるが、スパッタリング条件の変動に
よる膜質の変動が配線の結晶粒の大きさ等の特性を左右
し、エレクトロマイグレーション等の信頼性特性を変動
させてＣ）る。
本発明の半導体装置の製造方法は、半導体素子層上に絶
縁膜を形成す、る工程と、前記絶縁膜上に金属で所要の
配線パターンを形成し金属配線層にする工程と、前記金
属配線層にイオン注入法により前記金属とは異なる他の
原子を添加する工程とを含んで構成される。
縁膜を形成す、る工程と、前記絶縁膜上に金属で所要の
配線パターンを形成し金属配線層にする工程と、前記金
属配線層にイオン注入法により前記金属とは異なる他の
原子を添加する工程とを含んで構成される。
すなわち、従来は合金としてスパッタリングされた後に
配線バターニングされていた方法に対し、本発明は特に
エツチングしやすい金属を配線バターニングした後にイ
オン注入法により前記金属とは異なる他の原子を添加す
るようにしたことにある。
配線バターニングされていた方法に対し、本発明は特に
エツチングしやすい金属を配線バターニングした後にイ
オン注入法により前記金属とは異なる他の原子を添加す
るようにしたことにある。
第１図は本発明の第一の実施例を説明するための半導体
装置の縦断面図である。
装置の縦断面図である。
第１図に示すように、半導鱈子層１の上に絶縁層２を形
成し、次にこの絶縁層２の上にアルミニウムなどの金属
層３を被着する。この金属層３に用いられるアルミニウ
ムは通常のホトリソグラフィおよびエツチングによりパ
ターンニングされている。−次に、この金属層３の表面
にイオン注入法により金属層３の原子とは異なる他の原
子４を照射注入する。この他の原子４にエレクトロマイ
グレションに効果の大きい銅を注入した場合、゛例えば
、金属層３を形成するアルミニウムの厚さを０．５μｍ
とし、ドーズ量３Ｘ１０”／Ｃ１１２の銅イオンを注入
すればアルミニウムの１％の原子密度を得ることができ
る。
成し、次にこの絶縁層２の上にアルミニウムなどの金属
層３を被着する。この金属層３に用いられるアルミニウ
ムは通常のホトリソグラフィおよびエツチングによりパ
ターンニングされている。−次に、この金属層３の表面
にイオン注入法により金属層３の原子とは異なる他の原
子４を照射注入する。この他の原子４にエレクトロマイ
グレションに効果の大きい銅を注入した場合、゛例えば
、金属層３を形成するアルミニウムの厚さを０．５μｍ
とし、ドーズ量３Ｘ１０”／Ｃ１１２の銅イオンを注入
すればアルミニウムの１％の原子密度を得ることができ
る。
かかるイオン注入法を用いることにより、銅原子密度の
バラツキは小さく、また注入エネルギーを制御すること
でスパッタリングされた時のアルミニウムの結晶度のバ
ラツキを平均化して均一なアモルファス状の配線層が得
られる。従って、半導体装置としては信頼性の高い且つ
特性の制御がより正確にできるものが得られる。
バラツキは小さく、また注入エネルギーを制御すること
でスパッタリングされた時のアルミニウムの結晶度のバ
ラツキを平均化して均一なアモルファス状の配線層が得
られる。従って、半導体装置としては信頼性の高い且つ
特性の制御がより正確にできるものが得られる。
第２図は本発明の第二の実施例を説明するための半導体
装置縦断面図である。
装置縦断面図である。
第２図に示すように、第１図との相違点は金属層３の間
に有機材料５を埋め込んであることにある。この有機材
料５としてはホトレジストが用いられこのホトレジスト
は金属層３のバターニング後にスピン塗布される。かか
る状態において、適度にエッチバックすることで金属層
３の表面は露出されるが、配線間には有機材料５として
のホトレジスト層が残る。このホトレジスト層はイオン
注入時の半導体素子層１へのダメージを防止するための
層となる。この有機材料５として用いたものがホトレジ
ストの場合は、イオン注入完了後除去されるが、また有
機材料５としてシリカフィルム等も使用可能であり、こ
の場合はイオン注入後も除去せずに残し配線間の段差の
ダラシに利用される。
に有機材料５を埋め込んであることにある。この有機材
料５としてはホトレジストが用いられこのホトレジスト
は金属層３のバターニング後にスピン塗布される。かか
る状態において、適度にエッチバックすることで金属層
３の表面は露出されるが、配線間には有機材料５として
のホトレジスト層が残る。このホトレジスト層はイオン
注入時の半導体素子層１へのダメージを防止するための
層となる。この有機材料５として用いたものがホトレジ
ストの場合は、イオン注入完了後除去されるが、また有
機材料５としてシリカフィルム等も使用可能であり、こ
の場合はイオン注入後も除去せずに残し配線間の段差の
ダラシに利用される。
この第二の実施例においても、前記第一の実施例の効果
は少なくとも達成される。
は少なくとも達成される。
以上説明したように、本発明は金属で所要の配線パター
ンを形成した後、該金属配線層にイオン注入法により他
の原子を添加することにより、通常のエツチング工程で
パターンニングできる配線層にエレクトロマイグレーシ
ョンの耐性向上および特性の均質化等の利点を付与でき
る効果がある。
ンを形成した後、該金属配線層にイオン注入法により他
の原子を添加することにより、通常のエツチング工程で
パターンニングできる配線層にエレクトロマイグレーシ
ョンの耐性向上および特性の均質化等の利点を付与でき
る効果がある。
第１図は本発明の第一の実施例を説明するための半導体
装置の縦断面図、第２図は本発明の第二の実施例を説明
するための半導体装置の縦断面図である。 １・・・半導体素子す、２・・・絶縁層、３・・・金属
層、４・・・金属層以外の原子、５・−・有機材料。 笛ｆ図 幕２図
装置の縦断面図、第２図は本発明の第二の実施例を説明
するための半導体装置の縦断面図である。 １・・・半導体素子す、２・・・絶縁層、３・・・金属
層、４・・・金属層以外の原子、５・−・有機材料。 笛ｆ図 幕２図
Claims (1)
- 【特許請求の範囲】 １、半導体素子層上に絶縁膜を形成する工程と、前記絶
縁膜上に金属で所要の配線パターンを形成し金属配線層
にする工程と、前記金属配線層にイオン注入法により前
記金属とは異なる他の原子を添加する工程とを含むこと
を特徴とする半導体装置の製造方法。 ２、金属がアルミニウムであり他の原子が銅又はチタン
である特許請求の範囲第１項記載の半導体装置の製造方
法。 ３、金属で所要の配線パターンを形成する工程の後に、
前記配線パターン間に有機材料を埋め込む工程とを含み
、しかる後イオン注入法により前記金属とは異なる他の
原子を打ち込む工程と前記他の原子を打ち込んだ後に前
記有機材料を除去する工程を含む特許請求の範囲第１項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27012286A JPS63122245A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27012286A JPS63122245A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122245A true JPS63122245A (ja) | 1988-05-26 |
Family
ID=17481853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27012286A Pending JPS63122245A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239874A (ja) * | 1988-03-19 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5236866A (en) * | 1988-10-25 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor |
| US5300462A (en) * | 1989-02-20 | 1994-04-05 | Kabushiki Kaisha Toshiba | Method for forming a sputtered metal film |
-
1986
- 1986-11-12 JP JP27012286A patent/JPS63122245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239874A (ja) * | 1988-03-19 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5236866A (en) * | 1988-10-25 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor |
| US5300462A (en) * | 1989-02-20 | 1994-04-05 | Kabushiki Kaisha Toshiba | Method for forming a sputtered metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0160940B2 (ja) | ||
| US5130764A (en) | Multi layer photopolymeric structure for the manufacturing of mesfet devices with submicrometric gate and variable length recessed channel | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JPS63122245A (ja) | 半導体装置の製造方法 | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| JPS63291436A (ja) | 半導体装置の製造方法 | |
| JP2616460B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59161048A (ja) | 多層配線部材の製造方法 | |
| JPH02296329A (ja) | 半導体装置 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JP3114196B2 (ja) | 半導体装置 | |
| KR100192931B1 (ko) | 감광막 패턴 제조방법 | |
| JPS6122863B2 (ja) | ||
| JPS59113645A (ja) | 配線パタ−ンの形成方法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| KR100358127B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH01152729A (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPS6116549A (ja) | 半導体装置の製造方法 | |
| KR19980049214A (ko) | 반도체소자의 배선금속패턴 형성방법 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH02267940A (ja) | 半導体集積回路装置の配線とその製造方法 |