JPS63128452A - カ−ド実装確認方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置に実装されたカードの名称やレビ
ジョン（ＲＥＶＩ８ＩＯＮ）の正誤を検査するカード実
装確認方式に関する。

（従来の技術） ＩＣ，ＬＳＩ、個別電気部品等を搭載するカードは、通
常、多数が装置組立時に実装されて情報処理装置を構成
する。この場合、カードの実装位置を間違えたシ、設計
変更や機能追加等に基づく改訂があったも拘わらず改訂
前のカードが誤って実装されることがある。

従来、この種のカード実装の正誤は、カードに捺印等た
よって表示された、カード名称やレビジョンを示す文字
を目視により検査することで行なっている。

（発明が解決しようとする問題点） このような従来方式では、カード実装の確認が肉眼によ
シ行われるため、カード実装の確認やカード誤実装に基
づく原因調査に多大の時間を要するばかりでなく、また
装置組立者によるミスの発生確率も高くなるという問題
点がある。

（問題点を解決するための手段） 本発明の方式は、被診断装置を構成する各カード内の少
なくとも一部のレジスタの内容をビットシリアルに読み
書きする機能を備えた診断プロセッサを有する情報処理
装置において、 前記各カードに、少なくともカード名称を２値化するた
めのスイッチと、このスイッチの出力がセットされかつ
上記ビットシリアルな読出し／書込み経路に組込まれた
カード名称記憶回路とを有し、 診断プロセッサに、診断プロセッサ内の制御部から出力
される被診断装置内における各カードの実装位置を示す
カード選択信号に応答して、各カード毎のビットシリア
ルな読出し／書込み経路を選択する選択回路と、カード
選択信号で指定されるアドレスに当該カード内のスイッ
チでセット対象とする内容が予め格納されているメモリ
とを有し、 上記制御部はカード選択信号ごとに選択回路とメモリの
各出力を比較することによシヵード実装の正誤を調べる
ようにしたことを特徴とする。

（実施例） 次に本発明について図面を参照しながら説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図を参照すると、本実施例はそれぞれがＩＣ，ＬＳ
Ｉ等（図示省略）と異にスイッチ２１．２２・・・・・
・２Ｎと、カードレジスタ３１．３２・曲・３Ｎと、レ
ジスタ４１および５１．４２・・・・・・４Ｎおよび５
Ｎを搭載したＮ個のカード１１．１２・・・・・・ＩＮ
と、メモリ６０、選択回路７０および制御部８ｏを有す
る診断プロセッサ１００から成る。

カード１１．１２・・・・・・ＩＮはカード間配線、電
源供給、外部接続等が施された実装体（図示省略）Ｋ装
置組立時に実装されて被診断装置を構成している。この
ときのカード１１．１２・・・・・・ＩＮのレビジョン
がカード名称と共に、メモＩＪ　６０　Ｋ予め格納され
る。格納されるアドレスはカードそれぞれの実装位置に
対応しており、制御部８ｏから出力されるカード選択信
号８１によって示される。

カード１１．１２・・・・・・ＩＮのカード名称とレビ
ジ讐ノは、カード組立時にそれぞれスイッチ２１．２２
・・・・・・２ＮＫよって２値化されている。この値は
、正しいレビジョンのカードが正しい実装位置に実装さ
れていれば、メモＩＪ　６０の対応するアドレスの内容
と一致する。

スイッチ２１．２２・・・・・・２Ｎによって２値化さ
れたカード名称とレビジョンは、それぞれカードレジス
タ３１．３２・・・・・・３ＮＫセツトされる。カード
レジスタ３１．３２・曲・３Ｎは、それぞれカード１１
．１２・・・・・・ＩＮにおいて、診断時に制御部８ｏ
からのスキャン信号８２に応答して、レジスタ４１およ
び５１゜４２・・・・・・４Ｎおよび５Ｎと直列接続さ
れるようになる。

レジスタ４１および５１．４２・・・・・・４Ｎおよび
５Ｎは、それぞれカード１１．１２・・・・・・ＩＮの
本来機能の一端を担うためのものであシ、スキャン信号
８２が入力しない、通常動作時には必ずしもビットシリ
アルパスを形成しない。

スキャン信号８２に応答して形成された、上述の各ビッ
トシリアルパスは、カード単位に制御部８０と選択回路
とにつながっている。選択回路７゜は、カード選択信号
８１に応答して、これらのビットシリアルパスのうちの
一つを選択して制御部８０に出力する。

カード選択信号８１は、たとえば本情報処理装置のクロ
ックに応答して歩進するカウンタの出力として、１，２
・・・・・・Ｎのように与えられ、この結果として、選
択回路７０はカード１１．１２・・・・・・ＩＮを選択
するようＫできる。一方、カード１１．１２・・・・・
・ＩＮのカード名称とレビジョンを格納したメモＩ７６
０のアドレスは、前述のようにカードそれぞれの実装位
置に対応させているため、１，２・・・・・・Ｎとする
ことが可能である。

かくして、カード選択信号８１に応答して、各カードレ
ジスタ３１．３２・・・・・・３Ｎと、それぞれに対応
するメモＩ７６０の格納内容を制御部８０に読み込むこ
とができるようになる。制御部８０では、カードレジス
タ３１．３２・・・・・・３Ｎの内容をビットパラレル
に変換後、メモリ６０からの読出し内容と比較する。

この比較の結果、一致していることがわかると、このと
きのカードＩＸ（Ｘ＝１〜Ｎ）の実装は正しいことにな
る。また、不一致であることがわかると、制御部８０は
カード選択信号８１０歩進を止めて、このときのメモリ
６０の読出し内容、カードレジスタ３Ｘ（Ｘ＝１〜Ｎ）
の内容およびカード選択信号８１を、図示省略する手段
によって外部に取シ出し、不一致の原因、すなわち、誤
実装の原体究明のために使用する。

（発明の効果） 本発明によれば、以上に説明したように１既存のハード
ウェアを大幅に使用した構成を採用することにより、カ
ード実装の確認を自動化できるため、少量のハードウェ
アの追加によってカード実装の確認工数と誤確認の確率
とを低下させ、また、カードレジスタおよびメモリの各
内容と、カード選択信号とを取シ出すことによシ誤実装
の原因究明を容易化することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 被診断装置を構成する各カード内の少なくとも一部のレ
   ジスタの内容をビットシリアルに読み書きする機能を備
   えた診断プロセッサを有する情報処理装置において、 前記各カードに、少なくともカード名称を２値化するた
   めのスイッチと、該スイッチの出力がセットされかつ前
   記ビットシリアルな読出し／書込み経路に組込まれたカ
   ード名称記憶回路とを有し、前記診断プロセッサに、該
   診断プロセッサ内の制御部から出力される前記被診断装
   置内における前記各カードの実装位置を示すカード選択
   信号に応答して前記各カード毎のビットシリアルな読出
   し／書込み経路を選択する選択回路と、前記カード選択
   信号で指定されるアドレスに当該カード内の前記スイッ
   チでセット対象とする内容が予め格納されているメモリ
   とを有し、 前記制御部は前記カード選択信号ごとに前記選択回路と
   前記メモリの各出力を比較することにより前記カード実
   装の正誤を調べるようにしたことを特徴とするカード実
   装確認方式。