JPS63142370A

JPS63142370A - 残留電位補正方法

Info

Publication number: JPS63142370A
Application number: JP61289807A
Authority: JP
Inventors: Masahide Harada; 正英原田; Kazuhiro Kimura; 和弘木村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-12-05
Filing date: 1986-12-05
Publication date: 1988-06-14
Anticipated expiration: 2011-09-11
Also published as: JP2532073B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は、電子写真式複写機の感光体電位制御装置に関
する。

（従来技術）電子写真式複写機の感光体は、所定のコピーサイクルが
繰り返えし実行されることにより、たとえば光照射など
によって除電したのちにも、その疲労によって、電位が
残留することが知られている。この感光体の残留電位は
、コピ一枚数（コピーサイクル数）の増加に伴って上昇
するため、その電位レベルが一定以上の値に達すると、
コピーの地肌汚れの原因となる。

従来、こうした感光体の残留電位によるコピーの地肌汚
れの発生を防止するために、この感光体の残留電位によ
り顕像パターンを形成するとともに、この顕微パターン
の濃度を光学的に検出した検知レベルにより上記感光体
の残留電位を計測し、この検知レベルに基づいて、現像
バイアス、帯電電位、および露光量のいずれか、または
それらの組合せにより、上記感光体の作像時における電
位を上記残留電位に応じて補正するように構成した複写
機の感光体電位制御装置が提案された。

しかしながら、上記従来の感光体電位制御装置は、感光
体の残留電位が、通常の場合、１０００枚〜１００００
枚のコピ一単位で、逐次上昇し、直前の検知レベルより
極端に負になることがないにも拘らず、一定の現像バイ
アス電位で上記顕像パターンを形成していたため、この
顕微パターンの形成のための消費されるトナー量が残留
電位の上昇とともに増加し、トナー消費量のロスが増大
するばかりでなく、残留電位が一定値以上になると顕仏
パターンの濃度が飽和量に達して正確な検知ができなく
なる不具合があった。

（「Ｉ　　　的）本発明の目的は、上記顕像パターンの形成に必要なトナ
ー消費量のロスを少なくすることができ。

かつ上記’ｒｆＡ像パターンの′ａ度が検知レベルを飽
和させない範囲に確保される検知精度の高い感光体電位
制御装置を提供することにある。

（溝　　成）本発明の感光体電位制御装置は、上記複写機において、
上記顕像パターンを形成する際に、その直前の顕像パタ
ーン検知レベルに基づいて補正された現像バイアスの補
正電位によって上記顕像パターンを形成することを特徴
とする。

以下、図示の一実施例に基づいて本発明を説明する。

第１図において、多色複写機の感光体ドラムの周囲には
、帯電器２、イレーザ３、呪倣器４、顕像パターン検知
センサ５、転写器６、分離器７゜クリーニング器８、光
除電器９が、所定の複７プロセスを実行するのに適した
位置にそれぞれ配置さ九ている。

顕像パターン検知センサ５は、複写プロセス制御ユニッ
ト１００に接続されている。

ｆｆ１．ｅ器４は、高圧電源ユニット２００のバイアス
出力端子０ＵＴＢに接続されている。

また、帯電器２．転写器６および分離器７の各電極は、
高圧電源ユニット２００の各出力端子０ＵＴＣ。

０ＵＴＴおよび０ＵＴＤにそれぞれ接続されている。

この高圧電源ユニット２００は、複写プロセス制御ユニ
ット１００からの指示に応じて、６電ｔＩにそれぞれ所
定のタイミングで電力を供給するように動作する。

第２図に、第１図に示す高圧電源ユニット２００の講成
を示す。なお、商用交流電源（電圧ｔｏｏｖ）の出力を
直流２４Ｖに変換する回路は省略しである。

第２ａ図を参照して説明する。この回路を制御するのが
、マイクロコンピュータＣＰＵである。ここで集用して
いるのは、シングルチップマイクロコンピュータ（８０
４９）である。マイクロコンピュータｃｐｕの入力ポー
トＰ２４．　Ｐ２５．　Ｐ２６．　Ｐ２７．　Ｐ２Ｏ，
Ｐ２１゜Ｐ２２．　Ｐ２３およびＴｌには、それぞれ、
フォトカップラＰＣＩ、　ＰＣ２，ＰＣ３，ＰＣ，１，
ＰＣ５，ＰＣ６，ＰＣ７，ＰＣＢおよびＰＣ９の出力端
からの信号がインバータ（７４０４）を介して印加され
る。フォトカップラＰＣ１〜ＰＣ９の入力端子は、帯電
電圧印加用トリガ端子（Ｃトリガ）、転写電圧印加用ト
リガ端子（Ｔトリガ）、現像バイアス電圧印加用トリガ
端子（Ｂトリガ）２分離電圧印加用トリガ端子（Ｄトリ
ガ）、現像バイアス電圧設定用端子（ｂＯ，ｂｌ、　ｂ
２）、タイミングパルス読取制御イコ号用端子およびタ
イミングパルス読取端子に設定してあり、フォトカップ
ラＰＣＩ〜ＰＣ８の入力端子はそれぞれ複写プロセス制
御ユニット１００の出力端子に接続されており、フォト
カップラＰＣ９の入力端子にはタイミングパルス発生器
ＴＰＧの出力端子が接続されている。このタイミングパ
ルス発生器ＴＰＧは、感光体ドラム１とともに回転する
、図示しないスリット付ディスクの回転を光学的に検知
して、感光体ドラム１の回転に同期したタイミングパル
ス信号を発生する。

マイクロコンピュータＣＰＵの出力ポートＰ１４゜ｐｔ
ｓ、　ｐｉｏ、　ｐｉｔおよび入力ポートＴＯには、ア
ナログ／デジタル（以下、Ａ／Ｄと略す）変換器ＡＤＣ
（４０５２）が接続されている。このＡ／Ｄ変換器ＡＤ
Ｃは、４つの信号入力端子ＡＯ，Ａｔ、　Ａ２およびＡ
３を備えており、チャンネル選択入力端子ＣＯおよびＣ
１に印加される信号に応じて、４つのうちのいずれかの
入力電圧を、クロック入力端ＰＣＬにに印加される信号
に同期して、８ビツトのデジタルデータに変換し、その
結果を出力端子ＤＡＴＡに１ビツトずつ順次に出力する
。Ｔｌ、　Ｔ２．　Ｔ３およびＴ４がパルス１〜ランス
である。パルストランスＴｌ、　Ｔ２．丁３およびＴ４
の一次側は、それぞれ一端が接地され、鍛縮にはそれぞ
れスイッチングトランジスタ０１．　Ｑ２．　Ｑ３およ
びＱ４を備えるドライバ回路の出力端子が接続されてい
る。各ドライバ回路の入力端子すなわちトランジスタ０
１，０２およびＱ３のエミッタ端子には、直流２／ＩＶ
の電力が供給される。

また、各ドライバ回路の制御入力端子（トランジスタの
ベース端子側）は、バッファ（７４０７）を介して、マ
イクロコンピュータＣＰＵの出力ポートＤＢＯ，Ｄ旧、
　Ｄｎ２およびＤＢ３と接続されている。パルストラン
スＴ４は一次側の巻線が２つに分割されており、それに
接続されたドライバ回路には、付勢する巻線を選択する
ために、更に２つのスイッチング用トランジスタ０５お
よび０６が備わっている。

各トランジスタ０５および口６の入力端子は、バッファ
を介してマイクロコンピュータＣＰＵの出力ポートＤＢ
４およびＤＢＳに接続されている。

パルス１ヘランスＴｌ、　Ｔ２およびＴ３の二次側巻線
ならびにパルストランスＴ４の二次側巻線の一方には、
ダイオードとコンデンサを含む整流平滑回路がＣＰＵわ
っており、またそれらの近傍に、各電源の出力レベルを
検出するために可変抵抗ＶＲＩ、　ＶＨ２，ＶＨ３およ
びＶＨ２が備わっている。５は、感光体ドラム１の表面
の残留電位により形成された顕像パターンの濃度を光学
的に検出するための、反射型フォトセンサを用いた顕像
パターン検知センサであり。

この出力端子には、演算増幅器ｚ４および可変抵抗器Ｖ
Ｒ５を含む信号増幅回路が接続されている。

可変抵抗器ｖ１１．　ＶＨ２およびＶＴ１３の出力端子
（摺動子）は、それぞれＡ／Ｄ変換器の各信号入力端子
ＡＯ，ＡＩおよびＡ２に接続されており、可変抵抗器Ｖ
Ｒ４からの出力および演算増幅１ｉＺ４の出力は、それ
ぞれアナログスイッチｚ２およびＺ３を介して、Ａ／Ｄ
変換器ＡＤＣの信号入力端子Ａ３に接続されている。

アナログスイッチＺ２およびｚ３の制御入力端子（ＣＯ
ＮＴ）は、マイクロコンピュータＣＰＵの出力ポートＰ
１２およびＰＩ３に接続されている。なお、制御回路の
電源Ｖｃｃ　（５Ｖ　）は、直流電圧レギュレータｚ１
が生成する。

第２ｂ図および第２ｃ図に第２ａ図に示すマイクロコン
ピュータＣＰＵの処理タイミングの概要を示し。

第３ａ図および第３ｂ図にマイクロコンピュータＣＰＵ
の概略動作を示し、第４ａ図、第４ｂ図、第４ｃ図、第
４ｅ図、第４ｆ図、第４ｇ図、第４ｈ図、第４１図、第
４ｊ図。

第４に図、第４Ｑ図、第４ｍ図および第４ｎ図に各サブ
ルーチン又は割込ルーチンの動作を示す。なお。

第２ｃ図は第２ｂ図の一部を拡大したものである。

以下、各図を参照して動作を説明するが、その前にマイ
クロコンピュータＣＰＵの各ボートに割付けた機能、動
作説明で使用するカウンタ・タイマの定義、および演算
レジスタの定義を、それぞれ次の第１表、第２表および
第３表に示す。

第　　　１　　　表表　　　２　　　表第　　　３　　　表なお、図面および明細書に示す記号のうち（）を付けた
ものは、レジスタ又は入出力ボートの内容であることを
示し、これを付けないものは即値データであることを示
す。図示しない電源スィッチがオンすると、まず全ての
出力ボートをオフレベルに初期設定し、各電源系統の制
御パルス幅を保持する内部レジスタＴＣ，ＴＴ、　ＴＢ
およびＴＤに、それぞれの出力パルスデューティ（（Ｔ
Ｃ／ＴＰ）　、　（ＴＴ／ｒｐ）　、　（丁Ｂ／ＴＰ）
および（ＴＤ／ＴＰ）　：　ＴＰはパルス周期）が３０
〜５０％程度となるような所定値をセットする。

タイマ割込を許可し、タイマの値を予め定めた所定値に
設定した後、そのタイマをスタートする。

なお、ここでいうタイマは、マイクロコンピュータＣＰ
Ｕが内部に備えるプログラム可能なハードウェアタイマ
であり、この実施例の動作モートにおいては、カウント
値が所定の設定値に達すると、内部割込を発生し、割込
フラグＴＦを立てる。

内部割込を許可すると、タイマをスタートしてから所定
時間を経過した時にタイマ割込が発生する。タイマ割込
みが発生すると、マイクロコンピュータＣＰＵは現在の
処理を中断して、第４ｂ図に示すタイマ処理ルーチンに
エン１〜リーする。このタイマ割込処理においては、一
度タイマを停止させ。

所定値Ｎをそれに再セット後タイマをスタートさせ１次
に、後述する。１Ｃカウンタ（ＡＣＮＴ）の内容を＋１
する。このＡＣカウンタの内容が所定値工に達したら、
それを０にクリアする。タイマ割込ではタイマを再セッ
トして戻るので、タイマ割込は常時一定の周期（第２Ｃ
図に示す丁ｐ）毎に発生する。

マイクロコンピュータＣＰＵは、このタイマ割込によっ
てセットされるタイマフラグＴＦを監視して。

タイマ割込１回について１つのループ処理を実行するよ
うに動作する。また、ループ処理が不要な場合、すなわ
ち各々の電源をオンにする指示（トリガ）が全てオフの
場合（例えば複写機の電源オン直後）には、タイミング
パルスの周期をチェ・シフして感光体ドラム１の線速度
？−測測定、その結果に応じて各電源出力の制御目標値
（電圧又は電流）を設定する。

これは、同一の電源ユニットをドラム線速の異なる複数
種の複写機に対応させるための処理である。線速測定は
、第４Ｃ図に示すドラム線速測定サブルーチンで処理す
る６第４Ｃ図および第４ｄ図を参照すると、まずタイミ
ングパルスが高レベル１（から低レベルＬに変化する立
下りのタイミングを見つけ、そこからタイマをスタート
シて、次にタイミングパルスがＨからＬに変（ヒした時
にタイマを停止させてその内容を読み、その結果に定数
γ（タイマのクロランパルス周期）を乗算して得た値の
逆数に定ｆｔｋを掛けた値（Ｖ）を求める。この値（Ｖ
）がドラム線速である。この例では７＝４３．６μｓｅ
ｃ、　　ｋ　＝　１　ｍｍであり、（ｖ　）　＝　２２
９（ｕｖ＋／　５ｅｅ）になる。

ドラム線速（Ｖ）が求まると、第４ｅ図に示す電流・電
圧設定値演算処理を行なう。この処理では、帯電器２．
転写器６および分殖ｃ７のそｋぞれのａ　圧又＋：１１
．　”ｉ’ｌｌ！　流ｍ定値（ＳＣ）、　（ＳＴ）およ
び（ＳＤ）を求める。これらの設定値は、各を極の充電
量をドラ１１線速に関係なく所定値とするような値であ
る。例えば設定値（ＳＣ）の場合、ドラムの線速に関係
する定数αＣをドラム線速（ｖ）に乗じ、線速に関係し
ない定数βＣをそれに加算した値を設定値にする。

定数αＣおよびβＣは、帯電器２の帯電特性に応じて定
まる。他の設定値（ＳＴ）および（５０）の場合も同様
である。αＬ、βＬおよびαｄ、βｄが、それぞれ転写
器６および分離器７の特性によって定まる定数である。

いずれかのトリガがオンになると、ループ処理を行なう
。まずタイマフラグＴＦをチェックし、これが１になる
と１次に進む。トリガされたドライバ出力をオンする。

トリガが入力ＣＴＲＩＧ、　ＴＴＲＩＧ。

ＢＴＲＩＧおよびＤＴＲＩＧがオンなら、それぞれ、ド
ライバ出力ＣＤＲＩＶＥ、　ＴＤＲＩＶＥ、　ＢＤＲＩ
ＶＥおよびＤＤＲＩＶＥを（ＤＤＲＩＶＩｌｉがオンな
ら、　ＡＣＮＥＧＡもオン）オンする。

つまり、全てのトリガがオンなら第２ｃ図に示すように
、割込タイミングに同期して各駆動出力レベルを低レベ
ルＬにセットする。

次に、各駆動出力の電圧又は電流を制御するパルス幅の
制御を行なう、これは、第４ｆ図に示すパルス幅カウン
タチェック＆トリガ入カチェック処理で行なう。この処
理を１回行なう毎にパルス幅カウンタ（ＰＣＮＴ）の内
容を＋１し、全てのドライバ出力がオフレベルＨになる
とこのパルス幅制御から抜けて次に進む６第４ｆ図を参照する。パルス幅カウンタ（ＰＣＮＴ）は
初期値がＯであり、所定周期で順次カウントアツプする
。パルス幅カウンタ（ＰＣＮＴ）の内容と各出力系統の
パルス幅レジスタ（ＴＣ）、　（ＴＴ）、　（ＴＢ）お
よび（ＴＯ）の内容を順次比較し、パルス幅カウンタ（
ＰＣＮＴ）の値が各パルス幅レジスタの値に達するか又
はトリガ入力がオフレベル（Ｈ）になったら、その系統
のドライバ出力（ＣＤＲＩＶＥ）、　（ＴＤｒｌＩＶ［
Ｅ）。

（ＢＤＲＩＶＥ）　又は（ＤＤＲＩＶＥ）にオ’７Ｌ／
べＪＬｔ　（Ｈ）をセットする。つまり、第２ｃ図に示
すようにタイマ割込みの発生に同期して低レベルＬにな
り、それぞれのパルス幅レジスタの値に応じた時間経過
後に高レベルＨになりこれをタイマ割込み周期ＴＰの周
期で繰り返すパルス信号が、それぞれのドライバ出力（
ＣＤＲＩＶＥ）、　（ＴＤＲＩＶＥ）、　（ＩＩＤＲＩ
ＶＥ）および（ＣＤＩＩＩＶＩＥ）　。

に得られる。

全てのドライバ出力がオフになると、ファンクションカ
ウンタ（ＦＣＮＴ）の内容をチェックしてそれに応じた
処理を実行する。ファンクションカウンタ（ＦＣＮＴ）
は、初期値は０であり、ループ処理を行なって後述する
ステートカウンタが０〜９まで変化する（１０回のルー
プ処理を行なう）毎に＋１され、４になるとＯにクリア
される。ファンクションカウンタ（ＦＣＮＴ）の内容が
０，１，２，３および４なら、それぞれＡ／Ｄ変換器Ａ
ＤＣの入力信号として、Ｃ？ｌ！源出力からのフィード
バック信号、Ｔ電源出力からのフィードバック信号、Ｂ
電源出力からのフィードバック信号、Ｄ電源出力からの
フィードバック信号、および残留電位信号を選択する。

次に、ステートカウンタ（ＳＣＮＴ）の内容をチェック
してそれに応じた処理に進む。ステートカウンタ（ＳＣ
ＮＴ）は、初期値が０であり、ループ処理を行なう毎に
＋１され、９になると０にクリアされる。ステートカウ
ンタ（ＳＣＮＴ）が０の場合、Ａ／Ｄ変換を許容（（Ｃ
５）をＬにセットし）し、第４ｇ図に示すスタートビッ
トチェックを行なう。

まず、Ａ／Ｄ変換器ＡＤＣのクロック端子ＣＬＫに高レ
ベルＨを印加し、データ端子ＤＡＴＡが低レベルＬにな
ったらクロック端子ＣＬＫに低レベルＬを印加し、デー
タ端子ＤＡＴＡが低レベルなら、スタートビットを検出
したと判定する。このＡ／Ｄ変換器ＡＤＣは、スタート
ビットを出力した後、クロック端子ＣＬにのレベルが高
レベルから低レベルに変化するのに同期して、入力アナ
ログ信号のレベルを１ビツトずつデジタル信号に変換し
、そのビットデータをデータ端子ＤＡＴＡにセットする
。

ステートビットを検出し、ステートカウンタ（ＳＣＮＴ
）の値が１〜８の間から、各ループ処理毎にそれぞれ１
回、第４ｈ図に示す１ビツトＡ／Ｄ変換処理を行なう、
まず、Ａ／Ｄ変換器ＡＤＣのクロック端子ＣＬにに高レ
ベルＨをセットし、キャリーフラグ（ＣＶ）を０にクリ
アし、クロック端子ＣＬＫに低レベルＬを印加する。こ
のタイミングでＡ／Ｄ変換器ＡＤＣから１ビツトのデジ
タルデータがデータ端子ＤＡＴＡに出力されるので、そ
の端子のレベルをチェックする、高レベルＨならキャリ
ーフラグ（ｃｙ）の内容を反転（補数をとる）し、低レ
ベルＬならそのままとし、このキャリーフラグ（ＣＹ）
を含めて。

アキュームレータ（Ａ）の内容をビットシフトする。

８回これを繰り返すと、すなわちスタートビットを検出
してから８回のループ処理を行なうと、８ビツト全ての
Ａ／Ｄ変換が完了し、アキュームレータ（Ａ）にその８
ビツトデータが残る。

Ａ／Ｄ変換が終了すると、ステートカウンタ（ＳＣＮＴ
）の値が９になる。ステートカウンタが９なら、Ａ／Ｄ
変換を禁止（ＡＤＣの端子Ｃ５にＨを印加）し、アキュ
ームレータ（Ａ）に残った８ビツトデータを所定のメモ
リ領域にストアする。ファンクションカウンタ（ＦＣＮ
Ｔ）の内容に応じて１次の処理を選択する。ファンクシ
ョンカウンタ（ＦＣＮＴ）の値が０．１，２．３および
４の場合、それぞれ、Ｃ電流比例演算、ＴＷｉ流比例演
算、Ｂ電圧比例演算、Ｄ電圧比例演算およびバイアス電
圧配列演算と感光体電位補正演算を行なう。

第４１図および第４ｍ図を参照して、Ｃ電流補正演算を
説明する。設定値レジスタ（Ｓ）にＣ電源出力電流の設
定値ＳＣをロードし、ギャップレジスタ（Ｇ）に参照値
ＧＣをロードし、比例ゲインレジスタ（Ｋ）に比例ゲイ
ン（ＫＣ）をロードし、サブルーチン＜ＰＷＭ＞に進む
。＜ＰＩｉｌＭ＞では、設定値レジスタ（Ｓ）の内容か
ら検出値レジスタ（Ｖ）（Ａ／Ｄ変換されたフィードバ
ックデータを保持する）の内容を減算し、この結果を偏
差レジスタ（Ｅ）に格納する。

偏差レジスタ（Ｅ）の内容の絶対値をギャップレジスタ
（Ｇ）の内容と比較し、設定値と検出値との偏差が所定
以上の場合には、偏差レジスタ（Ｅ）の内容に比例ゲイ
ンレジスタ（Ｋ）の内容を乗じてその結果をパルス幅カ
ウンタ操作量レジスタ（ＴＥ）に格納し、パルス幅カウ
ンタ設定値レジスタ（ＴＭ）の内容を加算する。なお、
設定値と検出値との偏差が所定（Ｇ）以下の場合には、
制御の行きすぎによるハンチングの発生を防止するため
、レジスタ（ＴＭ　）の内容は変更しない。

サブルーチン＜　ＰＷＭ　＞を抜けたら、パルス幅カウ
ンタ設定値レジスタ（ＴＭ）の内容を、Ｃ電源のパルス
幅レジスタ（ＴＣ）に格納する６Ｔ電流比例演算、　Ｂ
ｆｆｉ圧比例演算およびＤ電圧比例演算は、設定値ＳＣ
がそれぞれＳＴ、　（ＳＢ）およびＳＤに変わり、参照
値ＧＣがそれぞれＧＴ、ＧＯおよびＧＤに変わり、比例
ゲインにＣがそれぞれＫＴ、　Ｋ［ｌおよびＫＤに変わ
る他は、Ｃ電流補正演算と同一である。

但し、ここで注意を要するのは、地汚れのない現像をす
るためには、設定値ＳＴおよびＳＤが予め定めた固定値
であるのに対して、８定値ＳＣおよび（５Ｂ）を変化さ
せる必要があることである。すなわち、たとえばＢ電源
出力（バイアス電圧）は。

バイアスコントロールデータ（第２ａ図に示すｂＯ２ｂ
１およびｂ２である３ビツトデータ）および感光体トラ
ムｌの残留電位に応じて変更する必要がある。

現像バイアス電圧（Ｂ電源出力）は、一般に、第５図に
示すように、感光体の残留電位（ＶＲ）に比例して増加
させる必要が（現像特性を一定に保つため）があり、ま
た例えば操作パネルから濃度調整を行なう場合には、そ
の電圧値を１ノツチ分の所定値だけステップ状に増加又
は減小させる必要がある。

つまり、バイアス電圧の出力電圧０ＵＴＢ　（設定値）
は、感光体ドラム１の残留電位を顕像パターン検知セン
サ５で検知した検知レベルに基づく電圧補正量を（Ｖｐ
）　、感光体の特性で定まる定数をＤ、電圧調整量を（
Ｂ）とすれば、次式のように設定される。

０ＵＴＢ＝（ＶＰ）ＸＤ＋（Ｂ）　［Ｖ］残留電位補正
演算では、第４ｎ図に示すように、まず入力ボートＰ２
０〜Ｐ２７の状態を保持する入力バッファ（ＩＮＢＵＦ
Ｆ）の内容をアキュームレータ（Ａ）に移し、それと０
７８（１６進）との論理積をとることにより下位３ビツ
トすなわちバイアスコントロールデータを抽出し、これ
をバイアス電圧データテーブルの先頭アドレスＴＡＢＬ
Ｅに加算してテーブル参照アドレスを生成し、そのアド
レスのテーブルデータを読んでそれをレジスタ（Ｂ）に
格納し、残留電位データをレジスタ（Ｖ）に格納し、（
ｖ）ｘｐ＋（Ｂ）を演算して結果を設定値レジスタ（Ｓ
Ｂ）に格納する。なお、バイアス電圧データテーブルは
。

アドレスＴＡ［ｌＬＥから始まる８バイトの連続するメ
モリ領域であり、それぞれのアドレスに、電圧の調整ｆ
ｉｔ（Ｂ）に対応する８ビツトデータが小さいものから
順に格納されている。

次に、　ＡＣカウンタ（ＡＣＮＴ）の内容をチェックし
。

これが０ならＡＣドライバ出力を反転する。すなわち、
（ＡＣＰＯ５Ｉ）がして（ＡＣＮＥＧＡ）がＨであれば
（ＡＣＰＯ５Ｉ）をＨにセットして（ＡＣＮＥＧＡ）を
Ｌにセットする。　ＡＣカウンタの値が０以外なら、Ａ
Ｃドライバ出力の状態は変更しない。第４Ｑ図に示すよ
うに、タイマ割込みにおいてはＡＣカウンタ（ＡＣＮＴ
）の内容を＋１するとともにその内容を■　（この例で
は１２）になったらＡＣカウンタを０にクリアするので
、ＡＣカウンタは１２回のタイマ割込みに１回の割合い
で０になる。したがって、ＡＣドライバ出力（ＡＣＰＯ
５Ｉ）および（ＡＣＮＥＧＡ）はタイマ割込みの１２周
期に１回の割合いで反転する。つまり、トランスＴ４の
一次巻線側の印加電力の極性がタイマ割込みの１２周期
に１回の割合いで変化するから、その１２周期毎にＤ電
源出力の極性が変化し、これがＤ電源から出力される交
流電圧の周波数に対応する。

この例では、マイクロコンピュータＣＰＵの発振源とし
て１１ＭＩＩｚの水晶を使用しており、これを発振する
基本クロックパルスを分周して、内部タイマには４３．
６μｓｅｃのクロックパルスを計数させている。またこ
の内部タイマは計数値が２５６になると割込みを発生し
てフラグＴＦを立てるが、ここではタイマに２５４（Ｎ
）をプリセットしているので、８７．２μｇ（１０毎に
タイマフラグＴＦがセットされる。

従って上記ループ処理は８７．２μｓｅｃにつき１回の
割合で実行するので、トランスＴＩ、　Ｔ２．　Ｔ３お
よびＴ４の一次側巻線を付勢するパルス電力のオン／オ
フ周期が８７．２μｓｅｃになる。第３ａ図および第３
ｂ図に示すマイクロコンピュータＣＰＵの動作について
みると、１つの電源系統のフィードバック信号をサンプ
リングするＡ／Ｄ変換処理は、スタートビットのチェッ
クを含めてそれぞれ９周期、すなわち７８４．８μｓｅ
ｃに１回行なわれ、その後の１周期で１つの電源系統の
設定値演算処理が行なわれる・この例では４つの電源系
統があり、更に感光体残留電位のサンプリングとバイア
ス電圧の補正処理を行なうので上記処理を５回繰り返す
ことになり、５０処理周期すなわち４　、３６　ｍ　ｓ
ｅｃで全体の処理を１回行なうことになる。つまり、負
荷に変化が生じた場合等には、最大でも４．３６ｍ５ｅ
ｃ経過後には、それを補正するための処理を行なうこと
ができる。Ｄ電源の交流周期は、タイマ割込みの２４周
期に相当するので、この例では略２．０１　ｍ　ｓｅｃ
になる。

なお、上記実施例では１つのマイクロコンピュータを用
いて複数の電源系統を時分割制御しているが、従来より
一般に行なわれているように、鋸歯状波発生器、アナロ
グ比較器、基準電圧発生器等を用いてアナログ方式でパ
ルス幅制御を行なってもよい。しかし、実施例のように
すれば、１つの制御装置で多数の電源を制御できるので
回路構成が簡単になり、しかもデジタル制御であるため
ノイズの影響を受けにくくなり、調整作業が簡単になる
。

なお上記実施例においては、−形式の複写機の場合につ
いて説明したが、例えば記録紙（ｉ！荷担持体）を移動
させるファクシミリ等においては、記録紙の移動に応じ
たタイミングパルスを発生してそれを測定した結果に応
じて電圧および電流を設定すればよい。

一方、感光体残留電位を検知するための顕像パターンは
１次のようにして形成される。

帯電−全面イレース後、またはコピーサイクル終了時に
おける光ｗｋ電電後感光体電位は、本来０ボルト付近と
なるが、感光体の経時変化に伴なう劣化により、全面イ
レースもしくは光除電後も、たとえば第６図（ａ）　、
　（ｂ）に示すように、感光体表面電位が０ボルトにな
らず、残留電位が検出される。

しかも、この感光体残留電位は、先に述べたように、コ
ピーサイクル（複写枚数）の増加に比例して増大（第５
図参照）し、コピーの地肌汚れ発生の原因となる。

しかしながら、この感光体残留電位を利用し。

たとえば第７図（ａ）に示すように、この感光体の非画
像領域に対して、現像バイアス電圧を、その画像形成領
域よりも低い電圧（好ましくはＯＶ）に変化させること
により、上記非画像領域に対して、上記感光体残留電位
に応じた量のトナーを付着させることができる（第７図
（ｂ））。

したがって、この感光残留電位により付着したトナー像
を顕像パターンとし、この顕像パターンを、たとえば第
８図に示すような顕像パターン検知センサ５で検知する
ことによって、その出力電圧レベルに基づいて感光体残
留電位を知ることができる。

そこで、たとえば、第２ａ図に示したように、顕像ハタ
ーン検知センサ５の出力レベル（ＶＳＦＩ）　ヲ。

その基準レベル（ＶＳＣ）、（たとえば第８図に示すよ
うに感光体の顕像パターンの形成しない部分の出力レベ
ル）と比較して、第９図に示すように現像バイアス電圧
を、出力レベル（ＶＳＲ）と基準レベル（ＶＳＧ）との
比に基づいて、ステップ状に増加させることにより、感
光体の画像形成領域における地肌汚れの発生を防止する
ことができる。

ところで、先に述べたように、上記顕像パターンを一定
の現像バイアス電圧（たとえば第６図に示す感光体初期
時の電圧）で、毎回形成するようにすると、感光体残留
電位の上昇に伴って、この顕微パターンを形成する電位
が上昇し、トナー消Ｒｆｆｉのロスやトナー濃度の飽和
などの不具合が生じる。

そこで、上記顕像パターンを形成する際に、その直前の
顕像パターン量の検知レベルに基づいて補正された現像
バイアスの補正電位、たとえば第９図に示すように、初
期時に２００ボルトの現像バイアス電圧であったものを
、顕微パターンの検知レベルに基づいて２４０ボルトに
現像バイアスを上昇させた場合には、この現像バイアス
の補正電位（４０ボルト）によって上記顕像パターンを
形成することにより、感光体の残留電位の上昇分を実質
的に相殺させることができるので、この補正電位によっ
て形成された顕像パターンの濃度は、その初期時の顕像
パターンの濃度と略同程度となり、顕微パターン形成に
伴なうトナー消費量のロスや。

トナー濃度の飽和を防止することができる。ただし、こ
の場合、現像バイアス電圧は、たとえば所定コピ一枚数
毎の顕像パターン検知の結果に基づいて、ステップ状に
順次加算されていくように制御される（第９図）。

次に、顕像パターンの形成および現像バイアス電圧の制
御動作の一例を第１０図に基づいて説明する。

複写機のコピーサイクルは、画像域タイミング外からス
タートする。先ず、コピーサイクルがこの画像域タイミ
ング外にあるか否かが判断され、画像域タイミング外の
状態で、感光体にトナーを付着させないために、感光体
残留電位よりも高い高バイアス値の現像バイアスを、バ
イアス出力用メモリー（ＯＵＴ［１メモリー）にセット
する。

次に、コピ一枚数（感光体ドラム１のコピーサイクル数
の累計値）が、所定コピ一枚数に達しているか否かを判
断する。ここで、感光体残留電位は１通常１０００枚〜
ｔｏｏｏｏ枚のコピーでバイアス電圧の１ノツチ分しか
上昇しないので、この感光体残留電位の上昇分を見込ん
で現像バイアスを補正するタイミングを予め実験的に求
め、このときのコピ一枚数（上記上昇率におけるタイミ
ングでは５００枚〜１０００枚）を、上記の所定コピ一
枚数とする。

このときのコピ一枚数が所定コピ一枚数に達していなけ
れば、バイアス出力用メモリーに対応した内容がポート
Ｄｎ２に出力され（ＯＬＩＴＢメモリー→ＤＢ２）高バ
イアスの電圧が現像スリーブに供給される。

コピ一枚数が所定コピ一枚数以上の場合には。

顕像ハターンバイアス（最低バイアス）の値をバイアス
出力メモリーにセット（前のメモリーの内容と変更する
）し、顕像パターンバイアス（第７図（ａ）参照）を現
像器４の現像スリーブに供給し、感光体にその残留電位
に応じたトナーを付着させて顕像パターンを形成する（
第７図（ｂ）参照）。

次いで、この顕像パターンを、顕像パターン検知センサ
５で読み取り（第８図）、新たな補正バイアス量Ｖｐ＋
　Ｘ　Ｄを演算し、この演算値を、それまでの補正バイ
アス量ＶｐｏＸＤに置き換える。この新たな補正バイア
ス量ＶｐＩ　Ｘ　Ｄは、その直後から。

補正バイアス量ＶｐｏＸＤとして扱われるように設定さ
れる。

次いで、上記の所定コピ一枚数のメモリーをリセットシ
１画像タイミングの判定ステップへ戻す。

そして、コピーサイクルが画像域タイミング内となると
、オペレーターにより操作されたノツチ選択のデータに
基づいて、電圧調整量Ｂを選択してこれに補正バイアス
量ＶｐｏＸＤを加算し、画像域のバイアスを設定して現
像バイアスとして供給する。

ところで、上記実施例では感光体残留電位の上昇に伴な
う地汚れ発生を防止するために、現像器の現像バイアス
電圧を補正する例を示したが、帯？ｒｉ器の帯電グリッ
ド電圧、もしくは露光器の露光電圧のいずれか、あるい
はそれらを組合せて補正するようにしてもよい。ここで
、帯電グリッド電圧、現像バイアス電圧、および露光電
圧は、たとえば第９図に示すように、感光体残留電位の
上昇率、すなわち、顕像パターン検知センサ５の顕像パ
ターン検知時の検知レベル（ＶＳＲ）と、感光体の非現
像域検知時の検知レベル（ＶＳＧ）との比に応じてステ
ップ状に上昇させて補正される。

（効　　果）本発明による感光体電位制御装置は、上述のように、顕
像パターンを形成するための現像バイアス電圧を感光体
残留電位の上昇に応じてステップ状に上昇させ、この直
前の顕像パターン検知レベルに基づいて補正された現像
バイアスの補正電位によって上記顕像パターンを形成す
るようにしたので、顕像パターンの形成に必要なトナー
消費量のロスを少なくすることができ、かつ上記顕像パ
ターンの濃度を検知レベルが飽和しない範囲に確保する
ことができるので、その検知精度を高めることができる
。

【図面の簡単な説明】

第１図は本発明を実施する複写機のドラムの周辺と電源
装置との接続を示すブロック図、第２ａ図は第１図に示
す高圧電源ユニットの回路構成を示す電気回路図、第２
ｂ図は第２ａ図に示す装置の動作タイミングを示すタイ
ミングチャート、第２ｃ図は第２ｂ図の一部を拡大して
示すタイミングチャート、第３ａ図および第３ｂ図は第
２ａ図に示すマイクロコンピュータの概略動作を示すフ
ローチャート、第４ａ図、第４ｃ図、第４ｅ図、第４ｆ
図、第４ｇ図、第４ｈ図。第４１図、第４ｊ図、第４に図、第４１２図、第４１１
図および第４ｎ図はそれぞれ第３ａ図又は第３ｂ図に示
す処理の詳細を示すフローチャート、第４ｂ図はタイマ
割込み処理を示すフローチャート、第４ｄ図はタイミン
グパルスを示す波形図、第５図は感光体残留電位とバイ
アス電圧との関係を示すグラフ、第６図は感光体表面電
位と経時変化との関係を示すグラフ、第７図（ａ）、（
ｂ）は現像バイアスおよび残留電位とトナー付着量との
関係を示すグラフ、第８図は上記顕像パターン検知セン
サの概略図、第９図は感光体残留電位の上昇率と帯電グ
リッド電圧。現像バイアス電圧、ｎ光電圧との関係を示すグラフ、第
１０図は上記現像バイアスの制御動作を示すフローチャ
ートである。１・・・・感光体ドラム、２・・・・帯電器、３・・・
・イレーザ、４・・・・現像器、５・・・・顕像パター
ン検出器、６・・・・転写器、７・・・・分離器、１０
０・・・・・複写プロセスユニット、２００・・・・高
圧電源ユニット。％３ａ図不３ｂ図乞４６図　　　％４ｈ図兜５　区箔６　菌韮□ 詩町□

Claims

【特許請求の範囲】

感光体の残留電位により顕像パターンを形成するととも
に、この顕像パターンの濃度を光学的に検出した検知レ
ベルにより上記感光体の残留電位を計測し、この検知レ
ベルに基づいて、現像バイアス、帯電電位、および露光
量のいずれか、またはそれらの組合せにより、上記感光
体の作像時における電位を上記残留電位に応じて補正す
るように構成した複写機において、上記顕像パターンを
形成する際にその直前の顕像パターン検知レベルに基づ
いて補正された現像バイアスの補正電位によって上記顕
像パターンを形成することを特徴とする感光体電位制御
装置。