JPS631452Y2 - - Google Patents
Info
- Publication number
- JPS631452Y2 JPS631452Y2 JP1979031628U JP3162879U JPS631452Y2 JP S631452 Y2 JPS631452 Y2 JP S631452Y2 JP 1979031628 U JP1979031628 U JP 1979031628U JP 3162879 U JP3162879 U JP 3162879U JP S631452 Y2 JPS631452 Y2 JP S631452Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer amplifier
- input
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
バツフアーアンプ回路を使用する従来の音響増
幅回路を第１図に示す。バツフアーアンプ回路１
１，１２及び１３は利得は１であり増幅作用を持
たぬが、インピーダンス変換作用を持つ為に設定
する入力インピーダンスより低いボリユームを使
用する場合、該ボリユームのインピーダンス以上
の入力インピーダンスを得る事が出来る。又バツ
フアーアンプ１３と抵抗R3、コンデンサC1，C2
からなるCRの時定数回路とを組合せることによ
り帰還型フイルター回路が形成されている。又音
響増幅回路内の固定的な減衰器を図中の抵抗R1
及びR2の如く抵抗のみで作る場合、当然その回
路以降のインピーダンスは上昇し、回路浮遊容量
などの影響により、高域特性の劣化やチヤンネル
間クロストークの悪化の原因となる為、この様な
特性劣化の防止用としてもバツフアーアンプのイ
ンピーダンス変換作用は有効である。
幅回路を第１図に示す。バツフアーアンプ回路１
１，１２及び１３は利得は１であり増幅作用を持
たぬが、インピーダンス変換作用を持つ為に設定
する入力インピーダンスより低いボリユームを使
用する場合、該ボリユームのインピーダンス以上
の入力インピーダンスを得る事が出来る。又バツ
フアーアンプ１３と抵抗R3、コンデンサC1，C2
からなるCRの時定数回路とを組合せることによ
り帰還型フイルター回路が形成されている。又音
響増幅回路内の固定的な減衰器を図中の抵抗R1
及びR2の如く抵抗のみで作る場合、当然その回
路以降のインピーダンスは上昇し、回路浮遊容量
などの影響により、高域特性の劣化やチヤンネル
間クロストークの悪化の原因となる為、この様な
特性劣化の防止用としてもバツフアーアンプのイ
ンピーダンス変換作用は有効である。
一方バツフアーアンプは増幅する目的がないの
で本来除去する事が望ましい。例えばフイルター
回路デイフイート状態ゲインスイツチオフのとき
は不要である。しかしボリユウムが低インピーダ
ンス型の場合はインピーダンス変換のためにはバ
ツフアアンプ回路は必要である。ボリユームの前
段にイコライザーアンプ回路１０が接続される場
合に於てはイコライザー段にて入力側インピーダ
ンスが決定される為に必要不可欠なる条件とはな
らないからこの様な条件ではバツフアーアンプは
ジヤンプすることが最良である。
で本来除去する事が望ましい。例えばフイルター
回路デイフイート状態ゲインスイツチオフのとき
は不要である。しかしボリユウムが低インピーダ
ンス型の場合はインピーダンス変換のためにはバ
ツフアアンプ回路は必要である。ボリユームの前
段にイコライザーアンプ回路１０が接続される場
合に於てはイコライザー段にて入力側インピーダ
ンスが決定される為に必要不可欠なる条件とはな
らないからこの様な条件ではバツフアーアンプは
ジヤンプすることが最良である。
この様にバツフアーアンプがアンプのフアンク
シヨンスイツチ類の選択位置やフイルター及びゲ
インスイツチの選択位置により自動的に回路内に
挿入されたりジヤンプされたり出来ればバツフア
ーアンプの共用化及び特性の向上を計ることが可
能である。この目的を達成することにより大幅な
るコストの低減が計られ且つ性能向上に結び付く
事になる。
シヨンスイツチ類の選択位置やフイルター及びゲ
インスイツチの選択位置により自動的に回路内に
挿入されたりジヤンプされたり出来ればバツフア
ーアンプの共用化及び特性の向上を計ることが可
能である。この目的を達成することにより大幅な
るコストの低減が計られ且つ性能向上に結び付く
事になる。
本考案は音響増幅回路に於てイコライザアンプ
使用時のみ、バツフアーアンプ出力端に設けられ
たリレーを動作させることにより信号をジヤンプ
させて自動切換を行うと共にそのさいミユーテイ
ング回路を動作させてノイズを除去するものであ
る。
使用時のみ、バツフアーアンプ出力端に設けられ
たリレーを動作させることにより信号をジヤンプ
させて自動切換を行うと共にそのさいミユーテイ
ング回路を動作させてノイズを除去するものであ
る。
第２図は本考案の一実施例である。第２図にて
S1-aは入力端子T1，T2，T3よりの信号の選択を
目的としたフアンクシヨンスイツチでありTuner
及びAux選択以外はバツフアーアンプ１３を必要
としない。この動作をS1-aに連動させたS1-bのス
イツチを設ける事により動作させる。
S1-aは入力端子T1，T2，T3よりの信号の選択を
目的としたフアンクシヨンスイツチでありTuner
及びAux選択以外はバツフアーアンプ１３を必要
としない。この動作をS1-aに連動させたS1-bのス
イツチを設ける事により動作させる。
S1-bスイツチは直流電圧端子Ｖとリレースイツ
チRl-1の端子とを接続させる。
チRl-1の端子とを接続させる。
フアンクシヨンスイツチS1-aがTuner端子を選
択するとS1-bも同時に動作しリレーの端子に直
流電圧Ｖを供給し、この動作によりバツフアーア
ンプ出力側に接続されたS4は１より２側に切換動
作させられ信号はバツフアーアンプを通過しボリ
ユームVr-1に供給される。
択するとS1-bも同時に動作しリレーの端子に直
流電圧Ｖを供給し、この動作によりバツフアーア
ンプ出力側に接続されたS4は１より２側に切換動
作させられ信号はバツフアーアンプを通過しボリ
ユームVr-1に供給される。
S1-aにてPhonoを選択するとS1-bも連動して動
作しリレーRl-1端子の電圧は開放されRl-1はスイ
ツチS4を２より１側に動作させる。この動作によ
り信号はバツフアーアンプ１３を通らずにジヤン
パ線を通つてVr-1に供給される。
作しリレーRl-1端子の電圧は開放されRl-1はスイ
ツチS4を２より１側に動作させる。この動作によ
り信号はバツフアーアンプ１３を通らずにジヤン
パ線を通つてVr-1に供給される。
以下スイツチS2又はS3に切換えた場合も同様な
動作を行ない、S4を動作させバツフアアンプを通
過又はジヤンパ線を通過するかの動作を自動的に
行なう。
動作を行ない、S4を動作させバツフアアンプを通
過又はジヤンパ線を通過するかの動作を自動的に
行なう。
第２図に於てスイツチS4の切換をトランジスタ
のスイツチング回路との共用に於て出力側ミユー
テイング回路との時間的な設定によりこの動作時
にクリツクノイズなどより先に出力をオフし遅れ
てオンすることによりクリツクノイズの発生を防
ぐ事を可能に出来る。
のスイツチング回路との共用に於て出力側ミユー
テイング回路との時間的な設定によりこの動作時
にクリツクノイズなどより先に出力をオフし遅れ
てオンすることによりクリツクノイズの発生を防
ぐ事を可能に出来る。
第３図はこの様な場合の一例を示すもので直流
電圧Ｖを抵抗R10，R11にて分割しS1-b，S2-b，
S3-Cに供給する。S1-bの選択位置は第２図と同様
にS1-aと連動するS1-bが１→２に移動するとＶ×
R11A／（R10＋R11）の電圧がＸに加えられて抵抗R12と コンデンサC11の時定数によりQ3のベース電圧を
上昇させる。この電圧がトランジスタQ3のベー
スエミツタ間順方向電圧以上になると、Q3はON
になりR1-1は動作し、バツフアアンプ１３の側
路は解除される。これより先にコンデンサC10と
抵抗R13にて上記スイツチS1-bの移動（１→２）
と同時にトランジスタQ1はONする。このON動
作によりミユーテイング回路１４は動作し本オー
デイオアンプの出力ミユーテイングを行い信号出
力を数秒間オフする。この様にフアンクシヨンス
イツチの切換直後の一定時間信号出力をミユーテ
イングするミユーテイング回路自体は周知である
から詳細な説明を省略する。抵抗R12とコンデン
サC11の時定数はこのミユーテイング動作中に
Rl-1を動作させてバツフアアンプ１３の側路を解
除する様に設定する。
電圧Ｖを抵抗R10，R11にて分割しS1-b，S2-b，
S3-Cに供給する。S1-bの選択位置は第２図と同様
にS1-aと連動するS1-bが１→２に移動するとＶ×
R11A／（R10＋R11）の電圧がＸに加えられて抵抗R12と コンデンサC11の時定数によりQ3のベース電圧を
上昇させる。この電圧がトランジスタQ3のベー
スエミツタ間順方向電圧以上になると、Q3はON
になりR1-1は動作し、バツフアアンプ１３の側
路は解除される。これより先にコンデンサC10と
抵抗R13にて上記スイツチS1-bの移動（１→２）
と同時にトランジスタQ1はONする。このON動
作によりミユーテイング回路１４は動作し本オー
デイオアンプの出力ミユーテイングを行い信号出
力を数秒間オフする。この様にフアンクシヨンス
イツチの切換直後の一定時間信号出力をミユーテ
イングするミユーテイング回路自体は周知である
から詳細な説明を省略する。抵抗R12とコンデン
サC11の時定数はこのミユーテイング動作中に
Rl-1を動作させてバツフアアンプ１３の側路を解
除する様に設定する。
スイツチS1-bが２又は３から１に移動させられ
た時には端子Ｘの直流電位は急激に減少するので
PNPトランジスタQ2のベース電位は急激にマイ
ナス電位となりトランジスタQ2はオンする。こ
の動作によりミユーテイング回路はオンする。こ
れより遅れてコンデンサC11が放電しトランジス
タQ3のベースエミツタ間順方向電圧Vbeよりベ
ース電位が下がるとRl-1はオフする事によりスイ
ツチS4を切換え、バツフアアンプ１３を側路する
事が出来る。
た時には端子Ｘの直流電位は急激に減少するので
PNPトランジスタQ2のベース電位は急激にマイ
ナス電位となりトランジスタQ2はオンする。こ
の動作によりミユーテイング回路はオンする。こ
れより遅れてコンデンサC11が放電しトランジス
タQ3のベースエミツタ間順方向電圧Vbeよりベ
ース電位が下がるとRl-1はオフする事によりスイ
ツチS4を切換え、バツフアアンプ１３を側路する
事が出来る。
以上の様に各切換スイツチS1，S2，S3の動作よ
りもリレーRl-1を遅延させ、それよりも速く図示
しないミユーテイング回路を動作させる事をトラ
ンジスタQ1，Q2，Q3及びコンデンサC10，C11と
抵抗R12，R13とからなる時定数回路により行な
う事が出来る。
りもリレーRl-1を遅延させ、それよりも速く図示
しないミユーテイング回路を動作させる事をトラ
ンジスタQ1，Q2，Q3及びコンデンサC10，C11と
抵抗R12，R13とからなる時定数回路により行な
う事が出来る。
ここでダイオードD3はRL-1のサージ防止用ダ
イオードであり、ダイオードD1，D2はミユーテ
イング回路の直流阻止用ダイオードである。
イオードであり、ダイオードD1，D2はミユーテ
イング回路の直流阻止用ダイオードである。
又第４図に、フアンクシヨンスイツチを電子的
切換回路にした場合のリレーRl-1動作方法を図示
する。
切換回路にした場合のリレーRl-1動作方法を図示
する。
第４図に於てSX-1切換リレーの動作をスイツチ
S10にて又SX-2を同様にS11にてSX-3を同様にS12
にて行なう時、Tuner，Aux即ち入力端子T2，
T3選択時にのみRl-1を動作させてスイツチS4を
バツフアーアンプ側にたおす回路にも応用出来
る。ここでダイオードD10〜D12，D15はリレーの
サージ防止用ダイオードでありダイオードD13，
D14は逆電圧防止用ダイオードである。
S10にて又SX-2を同様にS11にてSX-3を同様にS12
にて行なう時、Tuner，Aux即ち入力端子T2，
T3選択時にのみRl-1を動作させてスイツチS4を
バツフアーアンプ側にたおす回路にも応用出来
る。ここでダイオードD10〜D12，D15はリレーの
サージ防止用ダイオードでありダイオードD13，
D14は逆電圧防止用ダイオードである。
又トランジスタQ10，Q11，Q12，Q13は各リレ
ーのドライブトランジスタで、抵抗R20，R21抵
抗R22，R23抵抗R24，R25はそれぞれトランジス
タQ10，Q11，Q12をオンさせる為のベース電圧供
給用抵抗である。
ーのドライブトランジスタで、抵抗R20，R21抵
抗R22，R23抵抗R24，R25はそれぞれトランジス
タQ10，Q11，Q12をオンさせる為のベース電圧供
給用抵抗である。
又この電気回路に第３図の様な遅延回路及びミ
ユーテイング回路動作用スイツチング回路を附加
する事により切換時のクリツクノイズなどの悪影
響を阻止する事が可能である。
ユーテイング回路動作用スイツチング回路を附加
する事により切換時のクリツクノイズなどの悪影
響を阻止する事が可能である。
上記第４図の様な構成によればスイツチS10，
S11，S12のいずれかを閉じることにより端子T1，
T2，T3のうち対応するものを選択することが出
来、又スイツチS11又はS12を閉じた場合はリレー
Rl-1が動作してスイツチS4をジヤンパ線の側にた
おす。
S11，S12のいずれかを閉じることにより端子T1，
T2，T3のうち対応するものを選択することが出
来、又スイツチS11又はS12を閉じた場合はリレー
Rl-1が動作してスイツチS4をジヤンパ線の側にた
おす。
以上の様に本考案によれば、増幅器の動作切換
に応じてバツフアーアンプを側路する際ノイズが
発せず、又、増幅器が接続された入力端子を選択
する場合は、自動的に後段のバツフアアンプが側
路されるので、バツフアアンプによる特性劣化が
少ないという優れた効果を得ることが出来る。
に応じてバツフアーアンプを側路する際ノイズが
発せず、又、増幅器が接続された入力端子を選択
する場合は、自動的に後段のバツフアアンプが側
路されるので、バツフアアンプによる特性劣化が
少ないという優れた効果を得ることが出来る。
第１図は従来の音響増幅回路の１例を示す回路
図、第２図及び第４図はそれぞれ本考案の一実施
例の説明に供する回路図、第３図は本考案におい
て用いるミユーテイング回路駆動部分の一実施例
を示す回路図である。 図中S1，S2，S3及びS4はスイツチである。
図、第２図及び第４図はそれぞれ本考案の一実施
例の説明に供する回路図、第３図は本考案におい
て用いるミユーテイング回路駆動部分の一実施例
を示す回路図である。 図中S1，S2，S3及びS4はスイツチである。
Claims (1)
- 第１の入力端子を含む複数の入力端子から所望
の入力端子を選択する入力選択スイツチと、上記
複数の入力端子のうち第１の入力端子と上記入力
選択スイツチとの間に接続された増幅器と、上記
入力選択スイツチの後段に接続されたバツフアア
ンプと、上記入力選択スイツチの切換に応じて第
１出力を発生する手段と、該第１出力の発生に応
じて音響出力をミユーテイングする手段と、上記
第１出力の発生から第１の所定時間経過後に上記
ミユーテイングを解除する手段と、上記入力選択
スイツチによる第１の入力端子への切換に応じて
上記第１の所定時間より短い第２の所定時間経過
後に第２出力を発生する手段と、上記第２出力の
発生に応じて上記バツフアアンプを側路する手段
と、上記入力選択スイツチによる上記第１の入力
端子以外の入力端子への切換に応じて上記バツフ
アアンプの上記側路を解除する手段とを有するこ
とを特徴とする音響増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979031628U JPS631452Y2 (ja) | 1979-03-12 | 1979-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979031628U JPS631452Y2 (ja) | 1979-03-12 | 1979-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130411U JPS55130411U (ja) | 1980-09-16 |
| JPS631452Y2 true JPS631452Y2 (ja) | 1988-01-14 |
Family
ID=28883561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979031628U Expired JPS631452Y2 (ja) | 1979-03-12 | 1979-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631452Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9003584B2 (en) | 2006-08-29 | 2015-04-14 | Hsiu Chen Liao | Foam spring mattress with replaceable foam springs |
| US9510690B2 (en) | 2006-08-29 | 2016-12-06 | Ascion, Llc | Foam spring mattress configured with variable firmness |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5660721B2 (ja) * | 2011-03-10 | 2015-01-28 | パナソニック株式会社 | 受信信号処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619449Y2 (ja) * | 1975-12-01 | 1981-05-08 | ||
| JPS52114637U (ja) * | 1976-02-26 | 1977-08-31 | ||
| JPS6042496Y2 (ja) * | 1977-02-28 | 1985-12-27 | 株式会社ケンウッド | シヨツクノイズ防止回路 |
-
1979
- 1979-03-12 JP JP1979031628U patent/JPS631452Y2/ja not_active Expired
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9003584B2 (en) | 2006-08-29 | 2015-04-14 | Hsiu Chen Liao | Foam spring mattress with replaceable foam springs |
| US9066497B2 (en) | 2006-08-29 | 2015-06-30 | Ascion, Llc | Foam spring mattress configured with variable firmness |
| US9072277B2 (en) | 2006-08-29 | 2015-07-07 | Hsiu Chen Liao | Adjustable mattress with interchangeable foam springs |
| US9282828B2 (en) | 2006-08-29 | 2016-03-15 | Hsiu Chen Liao | Foam spring |
| US9307843B2 (en) | 2006-08-29 | 2016-04-12 | Ascion, Llc | Foam spring mattress configured with variable firmness |
| US9345336B2 (en) | 2006-08-29 | 2016-05-24 | Hsiu Chen Liao | Resilient foam springs mountable to foam panel base |
| US9370253B2 (en) | 2006-08-29 | 2016-06-21 | Hsiu Chen Liao | Mattress with foam springs |
| US9504333B2 (en) | 2006-08-29 | 2016-11-29 | Ascion, Llc | Foam spring mattress configured with variable firmness |
| US9510690B2 (en) | 2006-08-29 | 2016-12-06 | Ascion, Llc | Foam spring mattress configured with variable firmness |
| US9572434B2 (en) | 2006-08-29 | 2017-02-21 | Hsiu Chen Liao | Foam panel receiving foam springs |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130411U (ja) | 1980-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034094Y2 (ja) | ミユ−テイング回路 | |
| US4025728A (en) | Speaker telephone | |
| JPS631452Y2 (ja) | ||
| US4432097A (en) | Tone control circuit | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPH0486109A (ja) | ミューティング方式 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JPS61173508A (ja) | 自動利得制御回路 | |
| JP3283284B2 (ja) | 再生音量自動補正回路 | |
| JP3157461B2 (ja) | 平滑回路 | |
| JP2689786B2 (ja) | クロストーク低減回路 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPH0333981Y2 (ja) | ||
| JPH0135532B2 (ja) | ||
| KR890003027Y1 (ko) | 출력레벨 및 주파수 특성 제어회로 | |
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JPS6112614Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JPH0332093Y2 (ja) | ||
| KR910008267Y1 (ko) | 테이프 레코더의 녹음 모니터 및 뮤팅 제어회로 | |
| JPS5914900Y2 (ja) | 磁気録音再生装置 | |
| JPS634291Y2 (ja) | ||
| JPS5989016A (ja) | ミユ−テイング回路 | |
| JP2603647Y2 (ja) | 記録再生切換回路 | |
| JPS6040968Y2 (ja) | テ−プレコ−ダの入力回路 |