JPS63150940A - 基板上に複数の素子を間隔をおいて形成するための方法 - Google Patents

基板上に複数の素子を間隔をおいて形成するための方法

Info

Publication number
JPS63150940A
JPS63150940A JP62299616A JP29961687A JPS63150940A JP S63150940 A JPS63150940 A JP S63150940A JP 62299616 A JP62299616 A JP 62299616A JP 29961687 A JP29961687 A JP 29961687A JP S63150940 A JPS63150940 A JP S63150940A
Authority
JP
Japan
Prior art keywords
spacer
substrate
deposit
elements
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62299616A
Other languages
English (en)
Inventor
アンリ・シビユエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPS63150940A publication Critical patent/JPS63150940A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Magnetic Heads (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上に複数の素子を互いに間隔をおいて形成
するための方法に係わる。
本発明は、特にマイクロエレクトロニクスで、例えば欧
州特許出願明細ＩＥＰ−＾第０．１５２，３２６号及び
第０．１５２，３２８号に記載のように磁気記録ヘッド
分集積技術で製造すべく、絶縁性基板上に複数の導体を
形成するのに使用される。
周知のごとく、電気導体のような素子を互いに距離をお
いて基板上に形成するためには、基板上に例えば導電性
材料層をデポジットし、適当なパターンのマスクを用い
てこのデポジット層をエツチング処理することにより前
記導体を得るか、又は基板と該基板上に形成した適当な
パターンのマスクとの上に導電性材料層をデポジットし
、次いでマスクをその上にデボジッｌ−した導電性材料
層部分と共に除去する。
いずれの方法を用いるにしても、これらの素子の製造に
は幾何学的パターンをもつマスクが必ず使用される。こ
のマスクの大きさは形成すべき素子の大きさに応じて決
定される。例えば、複数のマイクロエレクトロニクス素
子を狭い相互間隔で形成したい場合、従来の方法では幅
の狭いパターンをもつマスクを製造しなければならない
。このようなマスクの製造は幅が狭くなればなるほど鉗
しく、幅が１ミクロンを下回ると極めて困難になる。
１ミクロンより小さい電子構造体の製造では、極めて落
く小さい壁の形状をもつスペーサを中間段階として使用
するエツチング処理が既に知られている。前記スペーサ
は、所望の構造体が形成されることになる基板表面に対
して直角に配置される。
この種の構造体は、例えば欧州特許出願明細書ＥＰ−Ａ
第０．１１１，０８６号（特に第１Ｂ図、第２Ｂ図及び
第６図）及び日本国特許出願明細書ＪＰ−＾第６０，２
５４，７３３号（第８図、第す図、第Ｃ図、第ｄ図、第
０図及び第ｆ図）に開示されている。これらの文書に記
載の方法は、スペーサな特定形状のマスク（ＥＰ−へ〇
、１１１，０８６号）第１Ｃ図及び第１Ｄ図、並び４．
：ＪＰ−Ａ６０゜２５４　、７３３号の第ｄ図及び第０
図）の製造に使用する。
即ち、スペーサ分マスク形成材料で完全に被覆し、スペ
ーサの露出と除去とを可能にする構造体平面（ヒステッ
プ（ｐｌａｎａｒｉｚａｔｉｏｎ　ｓｔａｇｅ）で前記
スペーサを除去する。
この先行技術の方法はマスク、特に光樹脂（ｐｈｏｔｏ
ｒｅｓｉｎ）マスクの製造に係わるものであり、且つ導
電性材料の場合には実施が難しい平面化ステップを必要
とするため、１ミクロン未満の相互間隔で素子を基板上
にデポジットする場合には、当業者に対する教示とはな
り得ない。
しかしながら本出願人は、前記スペーサ製造法の組合わ
せを変え且つ異方性デポジットと一緒に使用すれば、先
行技術の欠点３伴わずに基板上に複数の素子を間隔をお
いて形成することができることを発見した。本発明の方
法を用いれば、特に１μｍ未満の間隔で素子を形成する
ことができる。
本発明は、より特定的には、基板上に複数の素子を相互
に間隔をおいて形成するための方法に係わる。この方法
は、スペーサを基板表面と直交するように基板上に形成
する第１ステップを含み、これらスペーサの大きさ及び
相互間隔は形成すべき素子の大きさ及び相互間隔に応じ
て決定され、前記基板上に少なくとも第１の素子形成材
料の異方性デポジットを基板表面と直交する方向て形成
して、スペーサ頭部に形成されたデポジットによりスペ
ーサの壁への前記第１材料のデボジッ１〜が阻止される
ようにし、次いでスペーサを除去することを特徴とする
特 異方性デポジット（ａｎｉｓｏｔｒｏｐｉｃ　ｄｅｐｏ
ｓｉｔ）という用語は、１つの優先的空間方向、本発明
では基板表面と垂直な方向に従って、好ましい方法で形
成されるデポジットを意味する。
異方性デポジットは有利には、例えば１０−４パスカル
（１０−’Ｔｏｒｒ）の真空で真空蒸着により形成する
。
このように、本発明の方法はそれ自体公知のスペーサを
全く独自の新規な方法で使用し、これらのスペーサを基
板の壁と直角の方向の異方性デポジットと１■合わせ、
且つスペーサ頭部のデポジットを、デボジッ１〜がスペ
ーサの壁に及ぶのと阻止するための保護スクリーンまた
はシールドとして使用する。
スペーサは（ヒ学的エツチングによって除去すると有利
である。
本発明の方法では、幅１μｍ未満のスペーサを製造する
ことによって、複数の素子を１μｍ未満の相互間隔で形
成することができる。
スペーサは有利には、形成すべき素子の大きさと相互間
隔とに応じた幾何学的パターンをもつマスクを基板上に
形成し、前記スペーサを構成する材料の層を前記マスク
の上に等方性デポジットとじて形成し、この層の異方性
エツチングを行って、基板平面と直角でマスクの壁に当
接して位置する層部分からなるデポジットのみが残るよ
うにし、その後マスクを除去する諸ステップで製造する
。
この場合スペーサは前記層部分で構成される。
本発明の方法では０．３ｐｍまでの幅のスペーサを形成
することができる。
等方性デポジット（ｉｓｏｔｒｏｐｉｃ　ｄｅｐｏｓｉ
ｔ）とは、総ての空間方向に形成されるデポジットであ
ると理解されたい。この等方性デポジットは形成すべき
スペーサの幅と同程度の厚みを有する。
異方性エツチングとは、１つの優先的空間方向、本発明
では基板表面と直交する方向に従って、好ましい方法で
実施されるエツチングを意味すると理解されたい。マス
クの除去には、化学的エツチング及び反応性イオンエツ
チング（ｒｅａｃｔｉｖｅｉｏｎｉｃ　ｅｔｃｈｉｎｇ
）の両方を使用し得る。
基板上に第１材料の異方性デポジットを形成する場合に
は、このデポジットの指向性が十分でないと、第１材料
がスペーサの底部にデポジットし得る。本発明では有利
な方法として、その後第２材料の異方性デポジットを基
板表面と直交する方向で前記第１材料デポジット上に形
成して、この第２材料デポジットで第１材料デポジット
の上表面を被覆し、次いで第１材料デポジットをエツチ
ングしてこれを少なくともスペーサ底部から除去するよ
うにする。この工程段階は、後のスペーサ除去操作を容
易にすべく、スペーサ底部から材料を完全に除去するた
めのものである。
素子が導体の場合には、本発明の好ましい一具体例では
、第１材料が導電性であり、基板が絶縁性である。第２
材料のデポジットを形成する場合、この材料は導電性で
も絶縁性でもよいが、導体素子を製造する時には導電性
の方が好ましい。
スペーサはシリカで形成すると有利であり、その場合の
スペーサの除去は例えばフッ化水素酸溶液を用いて行う
。
本発明の一興体例では、マスクは、重合可能樹脂層を形
成すべきスペーサの高さと同程度の厚みにデポジットし
、この樹脂層を重合し、次いで異方性エツチングにかけ
てマスクのパターンを得ることにより製造する。
勿論、前記マスクは、基板に対して異方性であるように
且つ遷択的にエツチングできるものであれば、別の材料
で形成してもよい。
本発明の他の特徴及び利点は、添付図面に基づく以下の
非限定的具体例の説明から明らかにされよう。
尚、添付図面は、状態を明確にするために、製造すべき
素子の幅方向の断面図で示した。素子は用途に応じて任
意の形状を有し得、例えば直線形又はＥＰ−へ第０．１
５２，３２６号及びＥＰ−へ第０．１５２，３２８号に
記載あように螺旋形であってよい。
第１から第５図は、本発明の方法でスペーサを形成すべ
く、基板１上に樹脂マスク３ｂを形成する場合の種々の
段階を示している。
第１図に示したように、基板１上にマスクを製造する場
合には先ず樹脂層３ａを形成すべきスペーサの高さと同
程度の厚みにデポジットし、この層を熱処理によって重
合する。次いで、例えばシリカからなる層５ａをデポジ
ットし、その後光感応性樹脂層７ａをデポジットする。
層７ａに光を照射して現像し、形成すべきスペーサの大
きさ及び相互間暗に応じた幾何学的パターンのマスク７
ｂを得る（第２図）。
例えば、幅約３μｍの素子を相互間隔約０．５ｐｍで形
成する場合には、スペーサの幅を約０．５ｐｍにし、そ
の相互間隔と約３ｐｍにする必要がある。従ってマスク
７ｂのパターンは、スペーサの幅を考慮して、樹脂マス
ク７ｂ部分の幅が約３μｍ、これらの部分の相互間暗が
約４ｐｍになるように決定しなければならない。
次いでマスク７ｂｃ１′）幾何学的パターンを、例えば
マスク７ｂを介する反応性イオンエツチングによってシ
リカ層５ａに移す（第３図〉。エツチング剤としては樹
脂に作用しない物質、例えば三フッ化炭素または四フッ
化炭素（ＣＩＩＦ、又はＣ）ＩＦ４＞を使用する。
このようにしてシリカの第２マスク５ｂが得られる。
シリカマスク５ｂを介して同じ幾何学的パターンで樹脂
層３ａをエツチングすれば、マスク３ｂが得られる（第
４図）。例えば、シリカに作用しない酸素のごときエツ
チング剤を用いる反応性イオンエツチングによりマスク
５ｂを介して層３ａをエツチングするのである。マスク
７ｂは樹脂層３ａと同じタイプの反応性イオンエツチン
グによってエツチングし得る樹脂で形成すると有利であ
る。エツチングの間にマスク７ｂを完全に除去するため
には、層７ａの厚みを層３ａの厚み以下にするのが好ま
しい。この工程段階の後ではマスク３ｂ及び５ｂのみが
基板上に残る（第４図）。
マスク５ｂはもはやマスク７ｂによって保護されていな
いため、例えば三フッ化炭素又は四フッ化炭素を用いる
反応性イオンエツチングによって除去できる。その結果
基板上には重合樹脂マスク３ｂのみか残る（第５図）。
次いでこのマスク３ｂを用いて第６図、第７図及び第８
図に示したように本発明のスペーサを形成する。
そのためには、第６図に示すように、例えばシリカから
なるスペーサ形成材料層９を先ずマスク３ｂ上にデポジ
ットする。このデポジット形成は均等な厚みの層が得ら
れるように等方的に行う。この層の厚みは形成すべきス
ペーサの幅と同程度にする。
次いで、層９がシリカ層の場合には例えば三フッ化炭素
又は四フッ化炭素をエツチング剤として用いる反応性イ
オンエツチングにより該層９の異方性エツチングを行っ
て、基板表面と直交し且つマスク３ｂの壁に接する層９
の部分１０のみが残るようにする（第７図）。層９の残
留部分１０の幅は前記エツチングを実施する前の層９の
厚みにほぼ等しい。
その後、例えば酸素をエツチング剤として用いる（ヒ学
的エツチング又は反応性イオンエツチングによってマス
ク３ｂを除去し、スペーサ１０のみが基板上に残るよう
にする（第８図）。
第９図、第１０図、第１１図及び第１２図は本発明の素
子と製造する最終段階を示している。先ず第１材料の異
方性デポジットを基板上でスペーサの上から形成する（
第９図）。素子が導体の場合には、第１材料は例えば銅
である。この材ｒ（は基板上とスペーサ上方部分とにデ
ポジットし、デポジット１１ａ及びＩｌｂを形成する。
スペーサ上部に形成されたデボジ・／ト１１ｂは楕円形
の断面を有し、その形成の過程でデポジットｌｌａ構成
材料がスペーサの壁に付着して固まるのを阻止する。そ
のなめ、第９図に示すように、デポジットｌｌａの壁は
スペーサの垂直方向に対して数度傾斜する。この傾斜度
は、スペーサ上に形成されたデポジットｌｌｂの断面の
楕円形に依存する。
デポジション開始時に異方性デポジットの指向性が不十
分であると、第１材料がスペーサの底部でスペーサの壁
に接してデボジッ１〜される可能性が生じる。後のスペ
ーサ除去操作を容易にするためには、スペーサの底部に
形成されたデポジット分除去しなければならない。
そのためには、本発明の方法の一変形例を使用する。こ
の方法は第１材料の上に第２材料の異方性デポジットを
形成することからなる。素子が導体の場合には、第２材
料は例えばクロムである。
この第２材料は第１材料のデポジットｌｌａ及びｌｌｂ
上にデポジットされ、基板上でデポジット１３ａ、スペ
ーサ上でデボジッｌ−１３ｂを構成する（第１０図）。
スペーサ上の第１材料デポジッｌ−１１ｂは、第２材ｖ
１がスペーサの底部の近傍でスペーサ上にデポジットさ
れるのを阻止する。従ってスペーサの底部では、第２材
料は戯１材料デポジットｌｌａを保護しない。次いで、
例えば第１材料が銅の場合にはｌ１２ＳＯ−”ＣｒＯ３
を用いて、化学的エツチングにより第１材料を選択的に
エツチングするが、あるいは塩素ガスを用いる反応性イ
オンエツチングによって、第２材料で保護されていない
第１材料部分、即ちスペーサの底部に近い部分を除去す
る。このようにして、スペーサ底部から第１材料を除去
すれば（第１１図）、スペーサをスペーサ頭部のデポジ
ット１１ｂ及び１３ｂと共に取り除くことができる。ス
ペーサは例えば、シリカスペーサの場合にはフッ１ヒ水
素酸を用いる化学的エツチングで除去し得、この場合ス
ペーサ頭部のデボジッｌ−１１ｂ及び１３ｂはエツチン
グ浴内に移される。
第１２図に示すように、この段瑠が終わると、基板上に
は第１及び第２材料のデポジットｌｌａ及び１３ａから
なる素子だけが残る。
電気導体を製造する場合には、第１材料は導電性である
が、第２材料は導電性でも絶縁性でもよく、スペーサ底
部近端から第１材料を除去する時に該第１材料を保護す
る役割を果たす。
第１３図は第１２図の一変形例を示している。この場合
は基板１上の素子が第１材料のデポジット１１ａのみで
形成されζいる。このような素子の製造は、第２材料デ
ポジット１３ａの除去か、又は第２材料の使用が不要な
ほど十分な指向性をもつ第１材料デポジットの形成によ
って実施できる。
−例として、幅３μｍの素子を相互間隔μｍ未満、例え
ば０．５μｍで厚み約０．９μｍに製造する場合には、
基板上に２μｍの樹脂層３ａと、０．１μｍシリ力層５
ａと、１μｍの欄脂Ｊｉ７ａとをデポジットする。次い
で前述のごとくこれらの層からマスク７ｂ、５ｂ及び３
ｂを逐次形成する。これらマスクの非エツチング処理部
分の幅は約３μｍであり、これらの部分の間の間隔は約
４ｐｍである。マスクは３ｂのみが保持されるため、こ
のマスクの上に例えば０．５μｍの厚みのシリカ層９を
デポジットする。これとエツチングし且つマスク３ｂを
除去すると、基板上にはスペーサを構成する層９の部分
１０だけか残る。この部分は幅０．５μｍ、高さ２１ｍ
であり、相互間隔は３μｍである。
次いで、基板上に第１材料のデボジッｌ□１１ａを厚さ
０．９ｐｍに形成する。第２材料デポジツ１〜１３ａを
形成する場合には、厚みを薄くして約０．Ｑ３１Ａｍに
する。
添（＝１図面は同等の幅をもつ複数の素子の製造を示し
ているが、これは勿論限定的なものではなく、前記素子
は互いに異なる幅を有していてもよい。
幅の異なる素子を製造する場合には、異なる間隔でスペ
ーサを形成すればよい。換言すれば、基板被覆部分の幅
が所望のスペーサ相互間沼に応じて変化するようなマス
ク３ｂを形成する。
以上説明してきたように、本発明の方法を用いれば狭い
間隔で複数の素子を製造することができ、そのため所定
面積の基板上に最大限の個数の素子を製造することが可
能になる。この特徴は磁気ヘッドを製造する場合には特
に有利である。磁気ヘッドの品質は極部材の間に存在す
る導体の巻きの数に直接依存するからである。複数の素
子を狭い間隔て形成すると、これらの素子の上に成る材
料、特に素子を絶縁又は保護する材料の層をデポジット
した時にほぼ平坦なプロフィルが得られ、そのため用途
によっては平面化ステップを省略することができる。
本発明の別の利点は、異方性デポジットの厚みが限定さ
れないことにある。この厚みはスペーサの高さより小さ
くても、同じでも、大きくてもよく、数μｍであり得る
。この数値はりフトオフ法では実現し難い。スペーサの
高さに依存するのはデポジットの縁の傾斜だけである二
本発明の方法は更に、樹脂マスクを使用する方法に特異
的な温度及びデポジットに起因する問題及び限界も解消
することができる。
【図面の簡単な説明】
第１図から第１２図は本発明の方法に従い、基板上に複
数の素子を間隔をあけて製造する場合の主要ステップを
断面図で簡単に示す説明図である。 前記素子は第１及び第２材料のデポジションによって製
造される。 第１３図は単一材料で基板上に形成された素子の簡略断
面図である。 １・・・・・基板、３ｂ、５ｂ、　７ｂ・・・・・・マ
スク、１０・・・・・・スペーサ、ｌｌａ、１３ａ・・
・・・・素子。

Claims (6)

    【特許請求の範囲】
  1. （１）基板上に複数の素子を相互に間隔をおいて形成す
    るための方法であって、基板上に複数のスペーサを該基
    板と直交するように形成する第１ステップを含み、これ
    らスペーサの大きさ及び相互間隔は形成すべき素子の大
    きさ及び相互間隔に応じて決定され、少なくとも第１の
    素子構成材料の異方性デポジットを基板表面と直交する
    方向で基板上に形成して、スペーサ頭部に形成されたデ
    ポジットによりスペーサ壁面への前記第１材料のデポジ
    ットが阻止されるようにし、次いで前記スペーサを除去
    することを特徴とする方法。
  2. （２）素子の相互間隔が１μｍ未満であり、スペーサの
    幅を１μｍ未満にすることを特徴とする特許請求の範囲
    第１項に記載の基板上に複数の素子を形成するための方
    法。
  3. （３）素子が導体であることを特徴とする特許請求の範
    囲第１項又は第２項に記載の基板上に複数の素子を形成
    するための方法。
  4. （４）第１材料デポジットの異方性が不適当であるため
    にスペーサの底部に第１材料が少なくとも部分的にデポ
    ジットするような事態を回避すべく、基板表面と直交す
    る方向で第１材料デポジットの上に第２材料の異方性デ
    ポジットを形成して、この第２材料デポジットで第１材
    料デポジットの上部表面を被覆するようにし、且つ第１
    材料をエッチング処理して少なくともスペーサの壁から
    除去することを特徴とする特許請求の範囲第１項から第
    ３項のいずれか一項に記載の方法。
  5. （５）スペーサをシリカで形成することを特徴とする特
    許請求の範囲第１項から第３項のいずれか一項に記載の
    方法。
  6. （６）スペーサをフッ化水素酸によつて除去することを
    特徴とする特許請求の範囲第４項に記載の方法。
JP62299616A 1986-11-28 1987-11-27 基板上に複数の素子を間隔をおいて形成するための方法 Pending JPS63150940A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8616651A FR2607600A1 (fr) 1986-11-28 1986-11-28 Procede de realisation sur un substrat d'elements espaces les uns des autres
FR8616651 1986-11-28

Publications (1)

Publication Number Publication Date
JPS63150940A true JPS63150940A (ja) 1988-06-23

Family

ID=9341349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62299616A Pending JPS63150940A (ja) 1986-11-28 1987-11-27 基板上に複数の素子を間隔をおいて形成するための方法

Country Status (5)

Country Link
US (1) US4931137A (ja)
EP (1) EP0273792B1 (ja)
JP (1) JPS63150940A (ja)
DE (1) DE3781660T2 (ja)
FR (1) FR2607600A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776922A (en) * 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate
US5488013A (en) * 1993-12-20 1996-01-30 International Business Machines Corporation Method of forming transverse diffusion barrier interconnect structure
EP0661733A2 (en) * 1993-12-21 1995-07-05 International Business Machines Corporation One dimensional silicon quantum wire devices and the method of manufacture thereof
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6184116B1 (en) 2000-01-11 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to fabricate the MOS gate
US6277704B1 (en) * 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
CN100418011C (zh) * 2001-01-08 2008-09-10 国际商业机器公司 微结构的制造方法
US6451656B1 (en) * 2001-02-28 2002-09-17 Advanced Micro Devices, Inc. CMOS inverter configured from double gate MOSFET and method of fabricating same
DE10137575A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
US6610604B1 (en) 2002-02-05 2003-08-26 Chartered Semiconductor Manufacturing Ltd. Method of forming small transistor gates by using self-aligned reverse spacer as a hard mask

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2432719B2 (de) * 1974-07-08 1977-06-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
FR2539556B1 (fr) * 1983-01-13 1986-03-28 Commissariat Energie Atomique Procede de fabrication de conducteurs pour circuits integres, en technologie planar
JPS60254733A (ja) * 1984-05-31 1985-12-16 Nec Corp パタ−ン形成法
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
JPS62199068A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0273792B1 (fr) 1992-09-09
DE3781660T2 (de) 1993-04-15
DE3781660D1 (de) 1992-10-15
US4931137A (en) 1990-06-05
EP0273792A1 (fr) 1988-07-06
FR2607600A1 (fr) 1988-06-03

Similar Documents

Publication Publication Date Title
US3846166A (en) Method of producing multilayer wiring structure of integrated circuit
EP0082515B1 (en) Method for forming coplanar conductor/insulator films
EP0030116A2 (en) Method of manufacturing a semiconductor device having a patterned multi-layer structure
JPS63150940A (ja) 基板上に複数の素子を間隔をおいて形成するための方法
JPS61501738A (ja) 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法
US4089766A (en) Method of passivating and planarizing a metallization pattern
JPS58171877A (ja) 平坦化ジヨセフソン接合素子の製造方法
JP2695919B2 (ja) 配線パターンの形成方法
JP7201194B1 (ja) 磁界検出素子の製造方法
JPS59104718A (ja) 薄膜磁気ヘツドの製造方法
JPH01114041A (ja) 微細パタン形成方法
JPH07130568A (ja) 薄膜コイルの製造方法
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
JP2517479B2 (ja) 薄膜磁気ヘッドの製造方法
JPH03101229A (ja) 半導体集積回路装置の製造方法
JPH01125996A (ja) パターン形成方法
JPH0729886A (ja) 半導体装置のコンタクトホール形成方法
JPS6255693B2 (ja)
JPS63205992A (ja) 配線板の形成方法
JPS6364340A (ja) 有機層間膜の平坦性向上に有効な配線構造体
JPH0586659B2 (ja)
JPH04281204A (ja) エッチング方法
JPS6010732A (ja) 半導体装置の製造方法
JPS60140514A (ja) 薄膜磁気ヘツドの製造方法
JPH054806B2 (ja)