JPS6255693B2 - - Google Patents
Info
- Publication number
- JPS6255693B2 JPS6255693B2 JP53143643A JP14364378A JPS6255693B2 JP S6255693 B2 JPS6255693 B2 JP S6255693B2 JP 53143643 A JP53143643 A JP 53143643A JP 14364378 A JP14364378 A JP 14364378A JP S6255693 B2 JPS6255693 B2 JP S6255693B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- photoresist pattern
- semiconductor substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特に、半導
体集積回路（LSI）の製造に必要とされる微細加
工に関する。
体集積回路（LSI）の製造に必要とされる微細加
工に関する。
従来から、半導体装置の製造において、導体膜
のパターンを形成する方法として、感光性樹脂膜
（以下、ホトレジストという）を用いたリフトオ
フ法によつて導体膜のパターンを形成する方法が
ある。
のパターンを形成する方法として、感光性樹脂膜
（以下、ホトレジストという）を用いたリフトオ
フ法によつて導体膜のパターンを形成する方法が
ある。
まず、導体膜、特にAl膜の従来のパターン形
成法についての一例を第１図により説明する。
成法についての一例を第１図により説明する。
その工程は、酸化膜（以下、SiO2膜という）
２の形成された半導体基板１上にホトリソ技術に
よりホトレジストパターン３を形成する（第１図
ａ）。次に、半導体基板１上にAl膜４を全面に蒸
着したのち（第１図ｂ）、レジスト剥離液により
ホトレジストパターン３′を除去すると同時にホ
トレジストパターン３′上のAl膜４を除去するこ
とによつてAlパターン５を形成する（第１図
ｃ）。
２の形成された半導体基板１上にホトリソ技術に
よりホトレジストパターン３を形成する（第１図
ａ）。次に、半導体基板１上にAl膜４を全面に蒸
着したのち（第１図ｂ）、レジスト剥離液により
ホトレジストパターン３′を除去すると同時にホ
トレジストパターン３′上のAl膜４を除去するこ
とによつてAlパターン５を形成する（第１図
ｃ）。
しかるに、上記のようなリフトオフ法において
は、Al膜４を蒸着した際、ホトレジストパター
ン３′側面部にはAl膜４が薄くしか蒸着されず、
しかもピンホールが非常に多く存在する状態にす
ることが必要である。
は、Al膜４を蒸着した際、ホトレジストパター
ン３′側面部にはAl膜４が薄くしか蒸着されず、
しかもピンホールが非常に多く存在する状態にす
ることが必要である。
その理由は、Al膜４を蒸着した後、Alパター
ンを形成するためにホトレジストパターン３′を
レジスト剥離液により除去するが、この場合、
Al膜４のピンホールを通じて、レジスト剥離液
がホトレジストパターン３′内に浸透することに
よりホトレジストパターン３′の除去が行なわれ
る。それと同時にホトレジストパターン３′上の
Al膜４も除去されることによりAlパターン５を
形成するためである。
ンを形成するためにホトレジストパターン３′を
レジスト剥離液により除去するが、この場合、
Al膜４のピンホールを通じて、レジスト剥離液
がホトレジストパターン３′内に浸透することに
よりホトレジストパターン３′の除去が行なわれ
る。それと同時にホトレジストパターン３′上の
Al膜４も除去されることによりAlパターン５を
形成するためである。
しかし、上記方法においては、Al膜４の蒸着
時における半導体基板１の温度上昇によりホトレ
ジストパターン３′が軟化し、パターン巾が拡が
るとともにホトレジストパターン３′のエツジ部
分が丸みをおびる。そのため、第１図ｃに示すよ
うにエツジ部分が丸みをおびているホトレジスト
パターン３′上にAl膜４を形成しても、ホトレジ
ストパターン３′側面部には他の領域の膜厚と同
様に膜厚の厚いAl膜４が形成される。したがつ
て、Al膜の膜厚が厚くなれば、ホトレジストパ
ターン側面部のAl膜の膜厚が厚くなるため、Al
膜のピンホールが少なくなりレジスト剥離液によ
つてホトレジストパターンを除去しようとしても
レジスト剥離液がAl膜のピンホールを通じて浸
透しにくいため、リフトオフが困難で歩留りの悪
いものであつた。たとえば、膜厚が1.5μｍのホ
トレジストパターンを用いてリフトオフにより
Alパターンを形成する場合、Al膜の膜厚が0.5μ
ｍ以下でなければリフトオフすることが困難であ
つた。また、このような方法によつて形成した
Alパターンは、リフトオフに用いたホトレジス
トパターンのパターン巾が拡がるとともエツジ部
分が丸みをおびているため所望のパターン巾を得
ることが困難であつた。
時における半導体基板１の温度上昇によりホトレ
ジストパターン３′が軟化し、パターン巾が拡が
るとともにホトレジストパターン３′のエツジ部
分が丸みをおびる。そのため、第１図ｃに示すよ
うにエツジ部分が丸みをおびているホトレジスト
パターン３′上にAl膜４を形成しても、ホトレジ
ストパターン３′側面部には他の領域の膜厚と同
様に膜厚の厚いAl膜４が形成される。したがつ
て、Al膜の膜厚が厚くなれば、ホトレジストパ
ターン側面部のAl膜の膜厚が厚くなるため、Al
膜のピンホールが少なくなりレジスト剥離液によ
つてホトレジストパターンを除去しようとしても
レジスト剥離液がAl膜のピンホールを通じて浸
透しにくいため、リフトオフが困難で歩留りの悪
いものであつた。たとえば、膜厚が1.5μｍのホ
トレジストパターンを用いてリフトオフにより
Alパターンを形成する場合、Al膜の膜厚が0.5μ
ｍ以下でなければリフトオフすることが困難であ
つた。また、このような方法によつて形成した
Alパターンは、リフトオフに用いたホトレジス
トパターンのパターン巾が拡がるとともエツジ部
分が丸みをおびているため所望のパターン巾を得
ることが困難であつた。
本発明の目的は、比較的膜厚の厚い導体膜でも
微細パターンの形成法留りが高く、しかも、正確
な導体パターンが形成でき、工程の簡略化のでき
る微細加工の方法を提供することである。
微細パターンの形成法留りが高く、しかも、正確
な導体パターンが形成でき、工程の簡略化のでき
る微細加工の方法を提供することである。
すなわち、本発明はホトリソ技術により半導体
基板上にホトレジストパターンを形成し、たとえ
ばガスプラズマにより上記ホトレジストパターン
表面を硬化した後、導電膜を全面に蒸着し、半導
体基板に適度な熱処理を施してホトレジストパタ
ーンを発泡させた後リフトオフ剤として用いて導
体膜のパターンを形成する方法を提供することで
ある。
基板上にホトレジストパターンを形成し、たとえ
ばガスプラズマにより上記ホトレジストパターン
表面を硬化した後、導電膜を全面に蒸着し、半導
体基板に適度な熱処理を施してホトレジストパタ
ーンを発泡させた後リフトオフ剤として用いて導
体膜のパターンを形成する方法を提供することで
ある。
本発明は、半導体基板上に形成されたホトレジ
ストパターンをたとえばガスプラズマ中で数分間
熱処理することによりホトレジストパターンと半
導体基板との密着を良くした。同時に、本発明で
はホトレジストパターン表面を硬化することによ
り導体膜例えば、Al膜蒸着時における半導体基
板の温度上昇によるホトレジストパターンの変形
をなくし、Al膜を蒸着した際、ホトレジストパ
ターン側面部にはAl膜が薄くしか蒸着されない
ようにした。さらに、本発明ではAl膜を蒸着し
た後、半導体基板に適度な熱処理を施すことによ
りAl膜と半導体基板との密着を良くすると同時
に、ホトレジストパターンを発泡させ、ホトレジ
ストパターン上のAl膜及びホトレジストパター
ン側面部の膜厚の薄いAl膜に多くピンホールを
存在させた状態でホトレジストパターンをリフト
オフ剤として用いることを特徴とする製造方法で
ある。
ストパターンをたとえばガスプラズマ中で数分間
熱処理することによりホトレジストパターンと半
導体基板との密着を良くした。同時に、本発明で
はホトレジストパターン表面を硬化することによ
り導体膜例えば、Al膜蒸着時における半導体基
板の温度上昇によるホトレジストパターンの変形
をなくし、Al膜を蒸着した際、ホトレジストパ
ターン側面部にはAl膜が薄くしか蒸着されない
ようにした。さらに、本発明ではAl膜を蒸着し
た後、半導体基板に適度な熱処理を施すことによ
りAl膜と半導体基板との密着を良くすると同時
に、ホトレジストパターンを発泡させ、ホトレジ
ストパターン上のAl膜及びホトレジストパター
ン側面部の膜厚の薄いAl膜に多くピンホールを
存在させた状態でホトレジストパターンをリフト
オフ剤として用いることを特徴とする製造方法で
ある。
本発明は、微細な例えばAl膜のパターン形成
においてプロセス歩留りを大巾に改善し、工程の
簡略化を可能としたものであり、以下本発明を実
施例とともに説明する。
においてプロセス歩留りを大巾に改善し、工程の
簡略化を可能としたものであり、以下本発明を実
施例とともに説明する。
第２図は、ホトレジストを用いてリフトオフに
より半導体基板上にAlパターンを形成する本発
明の一実施例の工程を示す。
より半導体基板上にAlパターンを形成する本発
明の一実施例の工程を示す。
熱酸化法によりSiO2膜１１が形成された半導
体基板１０上にホトリソ技術により所望のホトレ
ジストパターン１２を形成する（第２図ａ）。本
実施例では、ポジタイプのホトレジストを用い、
膜厚を1.5〜2.0μｍとした。次に、上記半導体基
板１０を例えば0.6〜0.8Torr、150〜300WのN2が
スプラズマ雰囲気あるいは0.4〜0.6Torr、20〜
40WのCF4ガスプラズマ雰囲気中で１〜10分間程
度熱処理を施す。この工程によりホトレジストパ
ターン１２′は熱処理されSiO2膜１１との密着性
が良好な状態となつた。それと同時に、ホトレジ
ストパターン１２′の表面層１３が硬化した状態
となつた（第２図ｂ）。このとき、ホトレジスト
パターン１２′の変形はなく、断面形状はホトリ
ソ技術により形成した後の形状と同様であつた。
その後、半導体基板１０上にAl膜１４を全面に
蒸着した（第２図ｃ）。本実施例では電子ビーム
蒸着装置を用いて1.0〜1.2μｍ程度のAl膜を蒸着
したが、ホトレジストパターン１２′の表面層１
３が硬化していることによりAl膜蒸着時におけ
る半導体基板１０の温度上昇によるホトレジスト
パターン１２′の変形はなく、ホトレジストパタ
ーン１２′の側面部１５には薄くしかAl膜が蒸着
されず、しかも、ここのAl膜はピンホールの多
いものであつた。
体基板１０上にホトリソ技術により所望のホトレ
ジストパターン１２を形成する（第２図ａ）。本
実施例では、ポジタイプのホトレジストを用い、
膜厚を1.5〜2.0μｍとした。次に、上記半導体基
板１０を例えば0.6〜0.8Torr、150〜300WのN2が
スプラズマ雰囲気あるいは0.4〜0.6Torr、20〜
40WのCF4ガスプラズマ雰囲気中で１〜10分間程
度熱処理を施す。この工程によりホトレジストパ
ターン１２′は熱処理されSiO2膜１１との密着性
が良好な状態となつた。それと同時に、ホトレジ
ストパターン１２′の表面層１３が硬化した状態
となつた（第２図ｂ）。このとき、ホトレジスト
パターン１２′の変形はなく、断面形状はホトリ
ソ技術により形成した後の形状と同様であつた。
その後、半導体基板１０上にAl膜１４を全面に
蒸着した（第２図ｃ）。本実施例では電子ビーム
蒸着装置を用いて1.0〜1.2μｍ程度のAl膜を蒸着
したが、ホトレジストパターン１２′の表面層１
３が硬化していることによりAl膜蒸着時におけ
る半導体基板１０の温度上昇によるホトレジスト
パターン１２′の変形はなく、ホトレジストパタ
ーン１２′の側面部１５には薄くしかAl膜が蒸着
されず、しかも、ここのAl膜はピンホールの多
いものであつた。
次に、半導体基板１０にガスプラズマ雰囲気中
による熱処理及びAl膜蒸着時における半導体基
板の温度上昇より高い温度で、例えば、N2ガス
雰囲中で200〜400℃程度の熱処理を数秒間施した
（第２図ｄ）。この工程により、Al膜４とSiO2膜
１１との密着が良好な状態となつた。それと同時
に、ホトレジストパターン１２′の表面層１３以
外の部分が、熱処理によりホトレジスト中の溶剤
が外部に出ようとするために膨張（気泡ができる
ため）し、ホトレジストパターン１２′上のAl膜
１４′にピンホールを発生させる。しかも、ホト
レジストパターン１２′の側面部１５の膜厚の薄
い部分のAl膜１４′では、ピンホールの大きさが
拡大されホトレジストがAl膜１４上に、はみ出
した状態となつた。次にレジスト剥離液により上
記ホトレジストパターン１２′を除去することに
よつてホトレジストパターン１２′上のAl膜１
４′を除去しAlパターン１６を形成した（第２図
ｅ）。
による熱処理及びAl膜蒸着時における半導体基
板の温度上昇より高い温度で、例えば、N2ガス
雰囲中で200〜400℃程度の熱処理を数秒間施した
（第２図ｄ）。この工程により、Al膜４とSiO2膜
１１との密着が良好な状態となつた。それと同時
に、ホトレジストパターン１２′の表面層１３以
外の部分が、熱処理によりホトレジスト中の溶剤
が外部に出ようとするために膨張（気泡ができる
ため）し、ホトレジストパターン１２′上のAl膜
１４′にピンホールを発生させる。しかも、ホト
レジストパターン１２′の側面部１５の膜厚の薄
い部分のAl膜１４′では、ピンホールの大きさが
拡大されホトレジストがAl膜１４上に、はみ出
した状態となつた。次にレジスト剥離液により上
記ホトレジストパターン１２′を除去することに
よつてホトレジストパターン１２′上のAl膜１
４′を除去しAlパターン１６を形成した（第２図
ｅ）。
第３図ａ，ｂ，ｃは、第２図ｃ，ｄ，ｅでの平
面パターン写真を示し、第３図a′，b′，c′はそれ
ぞれ第３図ａ，ｂ，ｃのＡ―A′，Ｂ―B′，Ｃ―
C′線断面図を示し第２図ｃ，ｄ，ｅの状態と同
じである。第３図ａ，ｂ，ｃは、800倍の表面顕
微鏡写真を示し、ホトレジストパターンのストラ
イプ部のパターン巾は５μｍで、パターン間隔も
５μｍである。この図から明らかなように、第３
図ｃのごとく、膜厚が1.0〜1.2μｍのAl膜でもパ
ターン巾５μｍを有するAlパターン１６を正確
に形成することができる。
面パターン写真を示し、第３図a′，b′，c′はそれ
ぞれ第３図ａ，ｂ，ｃのＡ―A′，Ｂ―B′，Ｃ―
C′線断面図を示し第２図ｃ，ｄ，ｅの状態と同
じである。第３図ａ，ｂ，ｃは、800倍の表面顕
微鏡写真を示し、ホトレジストパターンのストラ
イプ部のパターン巾は５μｍで、パターン間隔も
５μｍである。この図から明らかなように、第３
図ｃのごとく、膜厚が1.0〜1.2μｍのAl膜でもパ
ターン巾５μｍを有するAlパターン１６を正確
に形成することができる。
したがつて、第２図のような方法においては、
ホトレジストパターン側面部に蒸着されたAl膜
は薄く、且つ、非常にピンホールが多く、しか
も、ホトレジストがはみ出しているためレジスト
剥離液によつて容易にホトレジストパターン除去
ができ、さらにAl膜が段切れをおこしているた
めホトレジストパターン上のAl膜のリフトオフ
が容易になつた。また、ホトレジストパターンの
パターン変形がないため所望のパターン巾を有す
るAlパターンを形成することができ、且つ、プ
ロセス歩留りも高く半導体集積回路の製造に極め
て好都合である。
ホトレジストパターン側面部に蒸着されたAl膜
は薄く、且つ、非常にピンホールが多く、しか
も、ホトレジストがはみ出しているためレジスト
剥離液によつて容易にホトレジストパターン除去
ができ、さらにAl膜が段切れをおこしているた
めホトレジストパターン上のAl膜のリフトオフ
が容易になつた。また、ホトレジストパターンの
パターン変形がないため所望のパターン巾を有す
るAlパターンを形成することができ、且つ、プ
ロセス歩留りも高く半導体集積回路の製造に極め
て好都合である。
なお、上記実施例では、Al膜のリフトオフに
ついて説明したが、Mo膜等の金属体も同様にホ
トレジストを用いてリフトオフすることができ、
良好な結果を得ることができた。また、ガスプラ
ズマのガスとしてN2ガスあるいはCF4ガスを用い
て説明したが、アルゴンガス、キセノンガス、ヘ
リウムガス等の不活性ガスを用いても良い。
ついて説明したが、Mo膜等の金属体も同様にホ
トレジストを用いてリフトオフすることができ、
良好な結果を得ることができた。また、ガスプラ
ズマのガスとしてN2ガスあるいはCF4ガスを用い
て説明したが、アルゴンガス、キセノンガス、ヘ
リウムガス等の不活性ガスを用いても良い。
第１図はａ〜ｃは従来のホトレジストを用いて
リフトオフによりAlパターンを形成する方法の
一実施例の工程図、第２図ａ〜ｅは本発明にかか
るAlパターンの形成工程図、第３図ａ，ｂ，ｃ
は第２図ｃ，ｄ，ｅにおける半導体装置の平面の
顕微鏡写真、第３図a′，b′，c′はそれぞれ同第３
図ａ，ｂ，ｃのＡ―A′，Ｂ―B′，Ｃ―C′線断面
図である。 １０…半導体基板、１１…SiO2膜、１２，１
２…ホトレジストパターン、１３…表面層、１４
…Al膜、１６…Alパターン。
リフトオフによりAlパターンを形成する方法の
一実施例の工程図、第２図ａ〜ｅは本発明にかか
るAlパターンの形成工程図、第３図ａ，ｂ，ｃ
は第２図ｃ，ｄ，ｅにおける半導体装置の平面の
顕微鏡写真、第３図a′，b′，c′はそれぞれ同第３
図ａ，ｂ，ｃのＡ―A′，Ｂ―B′，Ｃ―C′線断面
図である。 １０…半導体基板、１１…SiO2膜、１２，１
２…ホトレジストパターン、１３…表面層、１４
…Al膜、１６…Alパターン。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一主面上に所望のパターン巾を
有する感光性樹脂膜パターンを形成する工程と、
前記感光性樹脂膜パターンの少なくとも表面をガ
スプラズマ雰囲気中で処理して硬化させるととも
に耐熱性を向上する工程と、前記半導体基板上全
面に導体膜を形成する工程と、前記半導体基板に
熱処理を施し前記感光性樹脂膜を、前記感光性樹
脂膜パターン側面部の前記導体膜にピンホールを
形成する程度に発泡させる工程と、前記感光性樹
脂膜パターンを除去して、前記導体膜のパターン
を形成する工程とを備えたことを特徴とする半導
体装置の製造方法。 ２ 半導体基板に熱処理を施す工程が、ガスプラ
ズマ雰囲気中による熱処理及び導体膜形成時にお
ける温度よりも高い温度で熱処理を施すことを特
徴とする特許請求の範囲第１項に記載の半導体装
置の製造方法。 ３ 導体膜が、Al膜であることを特徴とする特
許請求の範囲第１項に記載の半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14364378A JPS5570028A (en) | 1978-11-20 | 1978-11-20 | Fabricating method of semiconductor device |
| US06/047,241 US4253888A (en) | 1978-06-16 | 1979-06-11 | Pretreatment of photoresist masking layers resulting in higher temperature device processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14364378A JPS5570028A (en) | 1978-11-20 | 1978-11-20 | Fabricating method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5570028A JPS5570028A (en) | 1980-05-27 |
| JPS6255693B2 true JPS6255693B2 (ja) | 1987-11-20 |
Family
ID=15343543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14364378A Granted JPS5570028A (en) | 1978-06-16 | 1978-11-20 | Fabricating method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5570028A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920002028B1 (ko) * | 1988-07-21 | 1992-03-09 | 삼성반도체통신 주식회사 | 부산물을 이용한 리프트 오프 공정 |
| JP2744356B2 (ja) * | 1991-03-06 | 1998-04-28 | 富士通株式会社 | 半導体素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025897B2 (ja) * | 1976-10-08 | 1985-06-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS6013302B2 (ja) * | 1976-12-11 | 1985-04-06 | 富士通株式会社 | フオトレジストの処理方法 |
-
1978
- 1978-11-20 JP JP14364378A patent/JPS5570028A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5570028A (en) | 1980-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238690B1 (en) | Process for forming sidewalls | |
| EP0145272B1 (en) | Metal/semiconductor deposition | |
| US3767492A (en) | Semiconductor masking | |
| JPS6255693B2 (ja) | ||
| JPS6366049B2 (ja) | ||
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JP3143035B2 (ja) | 転写マスクの製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS5937494B2 (ja) | 薄膜のパタ−ン形成法 | |
| JPS6212502B2 (ja) | ||
| JPS63181432A (ja) | 微細加工方法 | |
| JP3104727B2 (ja) | アパーチャの製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JPS6025897B2 (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 | |
| JPH05251425A (ja) | Ａｕ膜エッチング方法 | |
| JPH0546096B2 (ja) | ||
| JPS58120A (ja) | 半導体装置の製造方法 |