JPS63152151A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63152151A
JPS63152151A JP30076686A JP30076686A JPS63152151A JP S63152151 A JPS63152151 A JP S63152151A JP 30076686 A JP30076686 A JP 30076686A JP 30076686 A JP30076686 A JP 30076686A JP S63152151 A JPS63152151 A JP S63152151A
Authority
JP
Japan
Prior art keywords
layer
electrode metal
electrode
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30076686A
Other languages
English (en)
Inventor
Hiroyuki Wakabayashi
若林 博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30076686A priority Critical patent/JPS63152151A/ja
Publication of JPS63152151A publication Critical patent/JPS63152151A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に多層配線構造を有する半導
体装置に関する。
〔従来の技術〕
近年、半導体装置の集積度を向上させる為、多層配線が
よく使われている。多層配線では、1間絶縁膜の平坦化
が必要である。従来は、第3図と第4図に示すように層
間絶縁膜の下、又、上に、5pin on qlass
 (略称: 80G、以後SOGと称す。)を塗布して
平坦化をはかっている。
以下に、従来技術による二層配線構造について説明する
第3図の中で、1は半導体基板、2はシリコン酸化膜等
の絶縁膜、3はアルミニウム等の第1N1目の電極金属
、4は段だらしの為の5OG15はプラズマCVD法に
よυ成長したシリコン窒化膜(以下P−8iNと称す)
、6はアルミニウム等の第2N目の電極金属である。
第4図に示す、従来技術の実施例については、第3図に
示す実施例と比較して80G塗布工程と層間絶縁膜形成
工程の順序が逆であることのみ異なるので説明を省略す
る。
〔発明が解決しようとする問題点〕
第3図に示す二層配線構造では、80G塗布後の管理が
不十分だと、水分やヨゴレ等が付着した場合には、その
後に成長するP−8iNの膜厚ムラや、後工程の熱処理
(アロイ等)で、水分やヨゴレ等め二膨張し、層間膜で
あるP−8iNを押し上げ、或いは、破裂させるという
問題が生じる。
又、第4図に示す二層配線構造では、SOGが電柵金属
と接触している。5OGfi通常リンドープされた(数
モル程度)Sin、で、リンの濃度は低いが、外部引き
出し線に接続しているパッド部の141極金属では外部
から浸入した水分によシ加水分解作用をおこし、電極の
腐食が起こる。
以上のように、従来技術では、品質的問題があった。
〔問題点を解決する念めの手段〕
本発明による二層配線構造は、SOGを使用せず、第1
市目の電極金属を設ける部分のシリコン酸化膜2に凹部
を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の縦断面図である。
第3四と第4図の従来例と同じ部分には、同じ番号を付
しである。
本発明による二層配線構造では、第1層目の電極金属3
を設ける部分のシリコン酸化膜2に凹部を有している。
この凹部の深さは、第1層の電極金属3の膜厚に等しく
するのが望ましい。又、シリコン酸化膜2の膜厚は、凹
部の深さの分だけ厚くしておく。
第2図は、本発明の実施例2の縦断面図である。
前記第1図の実施例ではシリコン酸化膜2の膜厚を凹部
を設ける分だけ厚くしている。本実施例では、シリコン
酸化膜2の膜厚は従来技術と同じにして、さらにP  
81N5’等の絶縁膜を第1層目の電極金属の膜厚とほ
ぼ同じたけ成長し、第1/ii目の電極金属を設ける部
分だけ、選択的に除去したものである。
〔発明の効果〕
以上、説明したように、本発明によれば、第1層目の電
極金属を設ける下の部分の絶縁膜に凹部を形成すること
によシ、平坦な層間絶縁膜ができる。
又、本発明を、二層配線構造を例にして説明したが三層
以上の多層配線梢造についても同様に適用できる。
【図面の簡単な説明】
第1図は本発明による一実施例を示す縦断面図、第2図
は、本発明による他の実施例を示す縦断面図、第3図お
よび第4図は、従来装置を示す縦断面図である。 1・・・・・・半導体基板、2・・・・・・シリコン酸
化膜、3・・・・・・一層目の電極金属、4・・・・・
・80 Q (Spin onglass )、5,5
′・・・・・・P−8iN16・・・・・・二層目の電
極金属 茅 /  回 茅 2 叉

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された第1の絶縁膜と、該第1の絶
    縁膜上に被着された電極金属と、該電極金属および前記
    第1の絶縁膜上に形成された第2の絶縁膜を有し、前記
    電極金属が形成された部分の下の前記第1の絶縁膜の膜
    厚が他より薄くなっていることを特徴とする半導体装置
JP30076686A 1986-12-16 1986-12-16 半導体装置 Pending JPS63152151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30076686A JPS63152151A (ja) 1986-12-16 1986-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30076686A JPS63152151A (ja) 1986-12-16 1986-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS63152151A true JPS63152151A (ja) 1988-06-24

Family

ID=17888839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30076686A Pending JPS63152151A (ja) 1986-12-16 1986-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS63152151A (ja)

Similar Documents

Publication Publication Date Title
US5055906A (en) Semiconductor device having a composite insulating interlayer
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5726098A (en) Method of manufacturing semiconductor device having multilevel interconnection
JP3054637B2 (ja) 集積回路のパッシベーション方法
JPH063804B2 (ja) 半導体装置製造方法
JPH09199587A (ja) 半導体装置
JPS63152151A (ja) 半導体装置
JPH0555199A (ja) 半導体装置
JP3259363B2 (ja) 半導体装置のボンディングパッド構造の形成方法
JPS62155537A (ja) 半導体装置の製造方法
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JPH0419707B2 (ja)
JPS61196555A (ja) 多層配線の形成方法
JPH07147281A (ja) 半導体集積回路装置の製造方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JPH03209823A (ja) 樹脂封止型半導体装置
JPH0611044B2 (ja) 半導体装置の製造方法
JPS63197357A (ja) 半導体装置
JPS60180143A (ja) 半導体装置
JP2538245Y2 (ja) 半導体装置
JP3447896B2 (ja) Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法
JPH03239348A (ja) 半導体装置及びその製造方法
JPH0319228A (ja) 半導体集積回路装置の製造方法
JPS6132555A (ja) 多層配線構造の形成方法
JPS62174944A (ja) 半導体装置の製造方法