JPS63158764A - メモリカ−トリツジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリカートリッジに係り、特に内蔵するメモ
リチップに接続されるコネクタ部を一辺に備えたメモリ
カートリッジに関する。

〔従来の技術〕

半導体メモリチップをカード状にし、その−辺にメモリ
チップに接続されたコネクタを装着したメモリカートリ
ッジが個人の情報入出力ソースとして注目されている。

このようなメモリカードは、特定のネットワークの端末
機に挿入することによって端末ステーションまたは中央
ステーションとの間で情報交換を行なうことができ、人
手を介することなく各種のサービスを受けることができ
る。

第９図は従来のメモリカートリッジを示す断面図、第１
０図はケースを除去した正面図、第１１図及び第１２図
は第１０図のカートリッジの平面図及び底面図である。

両面プリント基板２１の片面には半導体メモリチップ２
２がリード線を半田付して固定される。

また基板２１の一辺には半導体メモリチップ２２に対す
る接続部が所定間隔に設けられ、この接続部にコネクタ
２３がリード端子の半田付けによって第１０図のように
固定されている。

チップ部品が第１２図に示すように基板２１の片面のみ
にリード線が接続されるのに対し、コネクタ２３のリー
ド端子（上リード端子２６及び下リード端子２７）は基
板２１の両面に振り分けて接続される。

基板２１、半導体メモリチップ２２を保護するために、
樹脂製の上ケース２４と下ケース２５が基板全体を覆う
ように配設され、各ケースの端部はコネクタ２３の突起
部に係着されている。この上ケース２４と下ケース２５
は、その周縁部が接着剤又は溶着により固着されている
。

尚、上ケース２４及び２５は、携帯時の損傷を防止する
ために金属製とすることがある。この場合、コネクタ２
３のリード線との接触を防止するために絶縁性フィルム
２６ａ及び２６ｂが第９図に示すように、ケースとリー
ド線間に配設される。

第１３図乃至第１６図はコネクタ２３の背面図、平面図
、正面図及び側面図である。また、第１７図は第１６図
のコネクタの断面図である。

コネクタ２３は、前述のように上リード線２６及び２７
が背面に設けられ、これらリード端子の各々に対応して
正面側に上段挿入部２８及び下段挿入部２９が形成され
ている。各挿入部内ではリード端子の端部に凸部が形成
され、端末機側のコネクタのピンに圧接できるように構
成されている。

上段挿入部２８と下段挿入部２９は、同一間隔に２列に
配設され、一段の挿入部は例えば３０個が設けられる。

〔発明が解決しようとする問題点〕

しかし、従来のメモリカートリッジにあっては、プリン
ト基板の両面にコネクタのリード端子を半田付けする必
要があるため、基板を上、下反転させて半田付けを２回
行なう必要があり、作業性が悪く生産性を低下すると共
に、カートリッジの薄型化に支障をきたしていた。

さらに、ケースを金属製にした場合、リード端子とケー
スの接触を防止するために絶縁性フィルムを用いる必要
があり、部品点数が増えると共に工数が増えるという不
都合があった。

本発明の目的は、作業性、生産性及び低価格化が図れる
と共に薄型化を可能にしたメモリカートリッジを提供す
ることにある。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明は、情報を記憶する
半導体メモリチップが片面に装着された基板と、前記チ
ップのリードパターンに半田付けされる二段配列のリー
ド端子を有して前記基板の一辺に装着されるコネクタと
を備えたメモリカートリッジにおいて、前記コネクタの
上、下段のリード端子の半田接続部を同一平面上の異な
る位置に配設すると共に、この半田接続部に対する前記
半導体メモリチップ用のリードパターンのすべてを該半
導体メモリチップの装着面に形成しである。

〔作用〕

上記手段によると、接続位置を異ならせて同一平面上に
配設したコネクタのリード端子を、チップ装着面に形成
された二段部のパターンに同時に半田付けし、１回で半
田処理が終了できるため、基板の表裏２回の半田付けを
要することなくメモリカートリッジを構成できる。

（実施例〕 以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例を示す基板及びコネクタ部の
正面図、第２図及び第３図は第１図のカートリッジの平
面図及び底面図である。また、第４図、第５図及び第６
図は本発明のコネクタの背面図、平面図、正面図及び側
面図である。さらに第８図は第７図のコネクタの断面図
である。なお、第１図乃至第３図においては、第１０図
乃至第１２図と同一であるものには同一引用数字を用い
たので重複する説明は省略する。

第１図乃至第３図に示すように、プリント基板１０には
従来と同様にしてコネクタ１及び半導体メモリチップ２
２がリード部の半田付けによって装着固定される。コネ
クタ１は、上段リード端子２及び下段リード端子３が設
けられている。リード端子２に対しリード端子３は第４
図乃至第８図に示すように短くされ、かつリード端子３
は半田接続部をリード端子２に対して重ならないように
するため基板面に水平な方向に屈曲している。また、リ
ード端子２は基板１０の表面高さと同一になるように折
曲げ加工がなされている。

上、下段のリード端子を同一平面（共にプリント基板１
０のチップ装着面の高さに設定）にしたことに合せ、こ
れらリード端子に接続すべき半導体メモリチップ２２よ
りの配線パターンを、該チップ装着面側に形成する。す
なわち、従来の両面プリント基板２５に対し、本発明は
片面プリント基板１０を採用し、裏面に対するリード端
子を接続しない構成にしている。

上段リード端子２に対して上段挿入部４が形成され、下
段リード端子３に対して下段挿入部５が形成されるが、
これは従来の挿入部２８．２９と全く同一の構成がとら
れている。

以上の構成において、基板１０に半導体メモリチップ２
２及びコネクタ１を実装するに際しては、先ず、プリン
ト基Ｆｉ１０のパターン形成面の所定の位置に半導体メ
モリチップ２２を載置し、そのリード線を第２図のよう
に半田付けして接続ならびに固定する。次に、コネクタ
１のリード端子群をパターン形成面に載せた状態でコネ
クタ１を位置決めし、リード端子２及び３と基板上のパ
ターンとを正確に合わせたのち、これらリード端子の半
田接続部とパターンを第２図のように半田付けする。こ
れによって、上段と下段のリード端子が同時に半田付け
され、従来のようにプリント基板１０を裏返す必要がな
くなる。片面にリード端子群を配設した結果、第３図に
示すように基板裏面にリード端子が出ない。

したがって、この分だけメモリカートリッジの厚みを薄
くすることができる。また、金属ケースを用いた場合、
第９図に示した絶縁フィルムを不要にすることができる
。

なお、以上の実施例においては、上段リード端子を直伸
にし、下段リード端子を屈曲させるものとしたが、逆の
組合せにしてもよい。

また、リード端子が二段の場合について説明したが三段
以上であっても、半田接続部が相互に離間するようにす
ることにより、本発明を達成できる。

〔発明の効果〕

以上説明した通り、本発明によれば、コネクタの複数列
のリード端子のすべてを基板の片面に接続できるように
したため、工数が減り、作業性、生産性及びローコスト
化が図れると共に、薄型化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基板及びコネクタ部の
正面図、第２図及び第３図は第１図の方正面図及び側面
図、第８図は第７図のコネクタの断面図、第９図は従来
のメモリカートリッジを示す断面図、第１０図はケース
を除去した従来のメモリカートリッジの正面図、第１１
図及び第１２図は第１０図のカートリッジの平面図及び
底面図、第１３図、第１４図、第１５図及び第１６図は
従来のコネクタを示す背面図、平面図、正面図及び側面
図、第１７図は第１６図のコネクタの断面図である。 １・・・・・・コネクタ、２・・・・・・上段リード端
子、３・・・・・・下段リード端子、４・・・・・・上
段挿入部、５・・・・・・下段挿入部、１０・・・・・
・プリント基板、２２・・・・・・半導体メモリチップ
。 第１図 第７図　　　第８図 第９図 ２１　　　　　　　　　２り　　　　２６１）　　　　
ＺＪ第１０図 第１１図

Claims (2)

【特許請求の範囲】
1. （１）情報を記憶する半導体メモリチップが片面に装着
   された基板と、前記チップのリードパターンに半田付け
   される二段配列のリード端子を有して、前記基板の一辺
   に装着されるコネクタとを備えたメモリカートリッジに
   おいて、前記コネクタの上、下段のリード端子の半田接
   続部を同一平面上の異なる位置に配設すると共に、この
   半田接続部に対する前記半導体メモリチップ用のリード
   パターンのすべてを該半導体メモリチップの装着面に形
   成したことを特徴とするメモリカートリッジ。
2. （２）前記上段または下段のリード端子の一方を屈曲さ
   せ、その半田接続部を隣接するリード端子の半田接続部
   より離間させることを特徴とする特許請求の範囲第（１
   ）項に記載のメモリカートリッジ。