JPS63163650A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS63163650A JPS63163650A JP61312053A JP31205386A JPS63163650A JP S63163650 A JPS63163650 A JP S63163650A JP 61312053 A JP61312053 A JP 61312053A JP 31205386 A JP31205386 A JP 31205386A JP S63163650 A JPS63163650 A JP S63163650A
- Authority
- JP
- Japan
- Prior art keywords
- specific information
- memory
- information
- addresses
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣカード、特にそのメモリ素子部に関するも
のである。
のである。
従来の技術
ＩＣカードは、メモリ容量が大きく、又磁気ストライプ
カードに比ベセキュリティ機能が高く、多分野への応用
が考えられている。ＩＣカード内には、金融関係の情報
等重要な情報を保存することが多く、ＩＣカードの信頼
性を高めるため、端末器とＩＣカードとの通信を可能に
する情報、例えばＰ Ｉ Ｎ （Ｐｅｒｓｏｎａｌ 工
ｄｅｎｔｉｆｉｃａｔｉｏｎ Ｎｕｍｂｅｒ ）やパ
スワード等の情報を２重化し、ＩＣカード内のメモリに
保存している。
カードに比ベセキュリティ機能が高く、多分野への応用
が考えられている。ＩＣカード内には、金融関係の情報
等重要な情報を保存することが多く、ＩＣカードの信頼
性を高めるため、端末器とＩＣカードとの通信を可能に
する情報、例えばＰ Ｉ Ｎ （Ｐｅｒｓｏｎａｌ 工
ｄｅｎｔｉｆｉｃａｔｉｏｎ Ｎｕｍｂｅｒ ）やパ
スワード等の情報を２重化し、ＩＣカード内のメモリに
保存している。
発明が解決しようとする問題点
しかし、それらの情報は、第４図の従来例のメモリフォ
ーマントに示すように第１の特定の情報１４と２重化し
た第２の特定の情報１５とがメモリアドレスの連続した
領域に保存されている。従って、例えば、メモリのアド
レス線が１本断線したり、メモリの一部が破損したりす
ると、第１゜第２どちらの情報も読めなくなる可能性が
高く、せっかく重要な情報を２重化したにもかかわらず
、端末器とＩＣカードとの通信が不可能となってしまう
。
ーマントに示すように第１の特定の情報１４と２重化し
た第２の特定の情報１５とがメモリアドレスの連続した
領域に保存されている。従って、例えば、メモリのアド
レス線が１本断線したり、メモリの一部が破損したりす
ると、第１゜第２どちらの情報も読めなくなる可能性が
高く、せっかく重要な情報を２重化したにもかかわらず
、端末器とＩＣカードとの通信が不可能となってしまう
。
このように従来の方法では、重要な情報を２重化してい
るにもかかわらず、その効果を十分に発揮しえず、信頼
性が高いという状況に至っていない。
るにもかかわらず、その効果を十分に発揮しえず、信頼
性が高いという状況に至っていない。
本発明はかかる点に鑑みてなされたもので、情報のメモ
リ素子への保存位置を限定することにより、信頼性の高
いＩＣカードを提供すること金目的としている。
リ素子への保存位置を限定することにより、信頼性の高
いＩＣカードを提供すること金目的としている。
問題点を解決するための手段
本発明は、上記問題点を解決するために、２重化された
情報のアドレス線を別体としたものである。
情報のアドレス線を別体としたものである。
作用
本発明は上記した構成により、アドレス線が切断しても
、２重化された情報のいずれかは読み出せる可能性が高
く、又機械的破損の場合でも、２つの情報はメモリ素子
上物理的に離れているため、両方とも破損する可能性は
少ない。
、２重化された情報のいずれかは読み出せる可能性が高
く、又機械的破損の場合でも、２つの情報はメモリ素子
上物理的に離れているため、両方とも破損する可能性は
少ない。
実施例
第１図は本発明の一実施例を示すＩＣカードのメモリマ
ツプである。２には、第１の特定の情報、３には、第１
の特定の情報を２重化し、第２の特定の情報として、情
報が保存されている。第１゜第２の特定の情報２はメモ
リ素子１０のアドレスにおいて離れて記録されており、
その間のアドレスはデータ領域となっている。また通常
メそり素子１０は、第２図に示すように行と列のアドレ
ス線４，４′が、Ｘ、Ｙ方向にマトリクス状に配置され
、メモリ番地の指定をしている。第３図は、メモリの物
理的配置を示している。例えば、第１図の第１の特定の
情報を第３図の１〜ｎ番地、同じく第２の特定の情報を
Ｘ ％ Ｚ番地に設定することにより、第１の特定の情
報と、第２の特定の情報は、アドレス線を共有せず別体
とになる。前記はアドレス線をお互いに共有しないメモ
リの位置の一例であり、他にも多く考えられるが、図の
位置が、１つのメモリ番地の連続性、および、物理的な
距離が離れているために破損に対し強いという２つの点
で一番本発明の特徴を発揮しうる。
ツプである。２には、第１の特定の情報、３には、第１
の特定の情報を２重化し、第２の特定の情報として、情
報が保存されている。第１゜第２の特定の情報２はメモ
リ素子１０のアドレスにおいて離れて記録されており、
その間のアドレスはデータ領域となっている。また通常
メそり素子１０は、第２図に示すように行と列のアドレ
ス線４，４′が、Ｘ、Ｙ方向にマトリクス状に配置され
、メモリ番地の指定をしている。第３図は、メモリの物
理的配置を示している。例えば、第１図の第１の特定の
情報を第３図の１〜ｎ番地、同じく第２の特定の情報を
Ｘ ％ Ｚ番地に設定することにより、第１の特定の情
報と、第２の特定の情報は、アドレス線を共有せず別体
とになる。前記はアドレス線をお互いに共有しないメモ
リの位置の一例であり、他にも多く考えられるが、図の
位置が、１つのメモリ番地の連続性、および、物理的な
距離が離れているために破損に対し強いという２つの点
で一番本発明の特徴を発揮しうる。
本実施例は特定の情報を１項目としたが、項目数が増え
ても、それぞれの項目ごとにメモリがアドレス線を共用
しなければ本発明の効果と得るのはもちろんである。
ても、それぞれの項目ごとにメモリがアドレス線を共用
しなければ本発明の効果と得るのはもちろんである。
マイクロコンピュータとメモリの２チツプで構成される
ＩＣカードは、配線数が多く、又２つのチップを１パツ
ケージ化したモジュールの形状が大きく、配線の断線や
、チップのクラックの危険性が大きい。重要な情報を２
重化し、それらを本発明のような離したメモリ配置にし
て保存することにより、通信の不能や情報の損失の危険
を減少させることができる。例えば第３図でｎ番地を示
す列アドレスの配線が断線した場合、第１の特定の情報
を読むことはできないが、第２の特定の情報は読むこと
ができる。又、メモリの１番地付近でクラック等が生じ
ても、第２の特定の情報を保存する部分には影響がなく
、必要な情報を読みだすことができる。
ＩＣカードは、配線数が多く、又２つのチップを１パツ
ケージ化したモジュールの形状が大きく、配線の断線や
、チップのクラックの危険性が大きい。重要な情報を２
重化し、それらを本発明のような離したメモリ配置にし
て保存することにより、通信の不能や情報の損失の危険
を減少させることができる。例えば第３図でｎ番地を示
す列アドレスの配線が断線した場合、第１の特定の情報
を読むことはできないが、第２の特定の情報は読むこと
ができる。又、メモリの１番地付近でクラック等が生じ
ても、第２の特定の情報を保存する部分には影響がなく
、必要な情報を読みだすことができる。
マイクロコンピュータとメモリが１チツプで構成される
ＩＣカードの場合、配線の断線による問題はなくなるが
、チップのクラックの問題は残り、それに対しては本発
明は効果を発揮できる。なお６は行デコーダ、６はワー
ドドライバ、８は列選択スイッチ、９は列デコーダ、１
１はデータ線である。
ＩＣカードの場合、配線の断線による問題はなくなるが
、チップのクラックの問題は残り、それに対しては本発
明は効果を発揮できる。なお６は行デコーダ、６はワー
ドドライバ、８は列選択スイッチ、９は列デコーダ、１
１はデータ線である。
発明の効果
以上述べてきたように、本発明によれば、同じ内容の第
１．第２の特定の情報のアドレス線を別体とすることに
より、信顆性の高い工Ｃカードと提供できるものとなる
。
１．第２の特定の情報のアドレス線を別体とすることに
より、信顆性の高い工Ｃカードと提供できるものとなる
。
第１図は本発明の一実施例におけるメモリマツプを示す
図、第２図は本実施例におけるメモリの構成図、第３図
は本実施例におけるメモリの物理的配置図、第４図は従
来例におけるメモリマツプを示す図である。 １・・・・・・メモリマツプ、２・・・・・・第１の特
定の情報、３・・・・・・第２の特定の情報、４・・・
・・・行アドレス線、４′・・・・・・列アドレス線、
１０・・・・・・メモリ素子、１３・・・・・・メモリ
セル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
／−一一メモリーフッフ゛第２図
図、第２図は本実施例におけるメモリの構成図、第３図
は本実施例におけるメモリの物理的配置図、第４図は従
来例におけるメモリマツプを示す図である。 １・・・・・・メモリマツプ、２・・・・・・第１の特
定の情報、３・・・・・・第２の特定の情報、４・・・
・・・行アドレス線、４′・・・・・・列アドレス線、
１０・・・・・・メモリ素子、１３・・・・・・メモリ
セル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
／−一一メモリーフッフ゛第２図
Claims (1)
- 第１の特定の情報と、その特定の情報と同一の内容を持
つ第２の特定の情報をメモリ素子に設けるとともに、前
記第１と第２の特定の情報のアドレス線を別体としたＩ
Ｃカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312053A JPS63163650A (ja) | 1986-12-26 | 1986-12-26 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312053A JPS63163650A (ja) | 1986-12-26 | 1986-12-26 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163650A true JPS63163650A (ja) | 1988-07-07 |
Family
ID=18024655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61312053A Pending JPS63163650A (ja) | 1986-12-26 | 1986-12-26 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02274523A (ja) * | 1989-04-17 | 1990-11-08 | Toppan Printing Co Ltd | 多層延伸ブローポリエステル容器 |
| JPH0467753U (ja) * | 1990-10-15 | 1992-06-16 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590000A (en) * | 1978-12-28 | 1980-07-08 | Yokogawa Hokushin Electric Corp | Error detection system for memory |
| JPS5877100A (ja) * | 1981-10-30 | 1983-05-10 | Matsushita Electric Ind Co Ltd | 記憶装置 |
-
1986
- 1986-12-26 JP JP61312053A patent/JPS63163650A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590000A (en) * | 1978-12-28 | 1980-07-08 | Yokogawa Hokushin Electric Corp | Error detection system for memory |
| JPS5877100A (ja) * | 1981-10-30 | 1983-05-10 | Matsushita Electric Ind Co Ltd | 記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02274523A (ja) * | 1989-04-17 | 1990-11-08 | Toppan Printing Co Ltd | 多層延伸ブローポリエステル容器 |
| JPH0467753U (ja) * | 1990-10-15 | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3702464A (en) | Information card | |
| KR100417042B1 (ko) | 카드형데이터매체와데이터매체용리드프레임 | |
| JPS62121979A (ja) | 集積回路メモリ | |
| JPH05508727A (ja) | 超高密度ウエハスケールデバイス構造 | |
| JPS5921078B2 (ja) | パ−ソナルカ−ド | |
| JPS63163650A (ja) | Ｉｃカ−ド | |
| JPH10291392A (ja) | Ｉｃカード | |
| JPH11129659A (ja) | Ｉｄカード及びｉｄ冊子 | |
| JP2001189082A (ja) | 半導体記憶装置 | |
| US5386535A (en) | Protected electronic mass memory unit including first and second buses of the parallel type | |
| JPH0241073B2 (ja) | ||
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JPH0521759B2 (ja) | ||
| JPH05144251A (ja) | メモリーカード | |
| CA1232355A (en) | Single in-line memory module | |
| JPH08186227A (ja) | 半導体装置及び電子装置 | |
| JPS6233625B2 (ja) | ||
| JPH0715794B2 (ja) | 半導体メモリ装置 | |
| JPS6259096A (ja) | Ｉｃカ−ド | |
| JPH0339298A (ja) | Ｉｃカード | |
| JPH071877A (ja) | カード記録方法 | |
| RU17092U1 (ru) | Электронная карта | |
| JPS6274696A (ja) | Ｉｃカードの製造方法 | |
| JPS62179086A (ja) | Ｉｃカ−ド用デ−タ保護方法 | |
| JPS6197854A (ja) | 半導体装置 |