JPS63164703A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63164703A JPS63164703A JP61314982A JP31498286A JPS63164703A JP S63164703 A JPS63164703 A JP S63164703A JP 61314982 A JP61314982 A JP 61314982A JP 31498286 A JP31498286 A JP 31498286A JP S63164703 A JPS63164703 A JP S63164703A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- differential amplifier
- frequency characteristic
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明の半導体集積回路は、差動増幅回路と該差動増幅
回路の周波数特性設定する回路の他に、該周波数特性設
定回路に電流を供給する回路と該電流供給回路の動作を
制御する第2の差動増幅回路からなることを特徴として
いる。
回路の周波数特性設定する回路の他に、該周波数特性設
定回路に電流を供給する回路と該電流供給回路の動作を
制御する第2の差動増幅回路からなることを特徴として
いる。
これにより電源を投入された直後には1周波数特性設定
回路は、主として電流供給回路から電流を供給されて早
期に所定の電圧を出力することができる。従って従来の
周波数特性設定回路の充電の遅延を原因として出力から
スパイク状の電圧が発生するという従来の問題を解決す
ることが11f能となる。
回路は、主として電流供給回路から電流を供給されて早
期に所定の電圧を出力することができる。従って従来の
周波数特性設定回路の充電の遅延を原因として出力から
スパイク状の電圧が発生するという従来の問題を解決す
ることが11f能となる。
本発明は半導体集積回路に関するものであり、更に詳し
く言えば差動増幅回路の特性の改良に関するものである
。
く言えば差動増幅回路の特性の改良に関するものである
。
第4図は従来例の回路を説明する図である。
lは差動増幅回路であり、負入力には基準定電圧v1が
入力され、正入力にはR1とR2によって抵抗分割され
た信号人力v3が入力されている。
入力され、正入力にはR1とR2によって抵抗分割され
た信号人力v3が入力されている。
2は差動増幅回路2の周波数特性を設定するための回路
であり、抵抗R3、R4および容QCIからなっている
。なお、R3>R4の関係がある。
であり、抵抗R3、R4および容QCIからなっている
。なお、R3>R4の関係がある。
また3は帰還ループであり、所定の回路機能を実現する
ため種々の回路によって構成されるが、一般にv3には
安定した電圧を入力することが必要なため、帰還ループ
の最終段は電圧平滑回路となっている。
ため種々の回路によって構成されるが、一般にv3には
安定した電圧を入力することが必要なため、帰還ループ
の最終段は電圧平滑回路となっている。
ところで、帰還ループ3の周波数特性と差動増幅回路l
の周波数特性とが整合されていないとき、帰還ループ3
が発振を起して正常な回路機能を果たさない場合がある
。
の周波数特性とが整合されていないとき、帰還ループ3
が発振を起して正常な回路機能を果たさない場合がある
。
そこで周波数特性設定回路2のR1,R2゜CIの値を
2gI整して、差動増幅回路1の周波数特性を最適な値
に設定することが行なわれる。
2gI整して、差動増幅回路1の周波数特性を最適な値
に設定することが行なわれる。
しかし1周波数特性設定回路2には木質的に時定数回路
としての機能を有するので、次のような問題が生じる。
としての機能を有するので、次のような問題が生じる。
これを第5図に示す電圧波形図を参照しながら説明する
。
。
電源が投入されると、差動増幅回路lの信号電圧v3は
徐々に立ち上がる。この立ち上がり時間は、例えば帰還
ループ内の平滑回路で定まる時定数に従い、一般に遅い
。
徐々に立ち上がる。この立ち上がり時間は、例えば帰還
ループ内の平滑回路で定まる時定数に従い、一般に遅い
。
モしてv3の電圧が基準定電圧v1に達してこれを越え
るとき、差動増幅回路lが作動して周波数特性設定回路
2に電流を供給するので、出力v2の電圧が立ち上がり
始める。このときの立ちtかり時間は、周波数特性設定
回路2の時定数τ(τΣ(R3+R4)XCI)によっ
て定まる。
るとき、差動増幅回路lが作動して周波数特性設定回路
2に電流を供給するので、出力v2の電圧が立ち上がり
始める。このときの立ちtかり時間は、周波数特性設定
回路2の時定数τ(τΣ(R3+R4)XCI)によっ
て定まる。
このようにv3が基準定電圧Vlを越えても。
周波数特性設定回路2の出力v2は直ちには所定の電圧
WEには達しない8そこで帰還ループ3を介して入力す
るv3の電圧は、基準定電圧Vtを越えて、更に上昇を
続ける。
WEには達しない8そこで帰還ループ3を介して入力す
るv3の電圧は、基準定電圧Vtを越えて、更に上昇を
続ける。
これによりv2の電圧も更に上昇し、安定化後の出力電
圧V[に達する。しかしv2の電圧が■[に達してもv
3の電圧上昇は直ちには停止しない、それは帰還ループ
3による遅延時間のためである。モしてv2がvEより
も高い、ある一定の電圧レベルに達すると、V3もよう
やく下降し始め、結局、v2はV[に、またv3は基準
定電圧Vtにそれぞれ安定する。
圧V[に達する。しかしv2の電圧が■[に達してもv
3の電圧上昇は直ちには停止しない、それは帰還ループ
3による遅延時間のためである。モしてv2がvEより
も高い、ある一定の電圧レベルに達すると、V3もよう
やく下降し始め、結局、v2はV[に、またv3は基準
定電圧Vtにそれぞれ安定する。
以上のように、従来例の回路によれば電源投入後に、所
定の電圧よりも高いスパイク状の電圧が発生するため、
例えば安定化後のv3の電圧(定電圧v1と等しい電圧
)を電源電圧として利用する他の回路が誤動作したり、
あるいはhk悪の場合、これらの回路が破壊することが
ある。
定の電圧よりも高いスパイク状の電圧が発生するため、
例えば安定化後のv3の電圧(定電圧v1と等しい電圧
)を電源電圧として利用する他の回路が誤動作したり、
あるいはhk悪の場合、これらの回路が破壊することが
ある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、電源役人後のスパイク状の電圧の発生の防止を可能
とする半導体集積回路の提供を目的とする。
り、電源役人後のスパイク状の電圧の発生の防止を可能
とする半導体集積回路の提供を目的とする。
〔1Δ1題点を解決するための手段〕
第1図に本発明の原理構成図を示す0図において、4は
正入力がR6とR7の抵抗分割入力に接続され、負入力
が定電圧v4に入力された第1差動増幅回路、5はR5
,R15からなる該第1差動増幅回路4の周波数特性設
定回路、6は帰還ループである。
正入力がR6とR7の抵抗分割入力に接続され、負入力
が定電圧v4に入力された第1差動増幅回路、5はR5
,R15からなる該第1差動増幅回路4の周波数特性設
定回路、6は帰還ループである。
また7は第2差動増幅回路であり、正入力が第1差動増
幅回路の正入力に接続され、負入力が■4より更にV5
の電圧分だけ高く設定された定電圧に接続されている。
幅回路の正入力に接続され、負入力が■4より更にV5
の電圧分だけ高く設定された定電圧に接続されている。
なおり5の電圧値は極めて小さく1例えば実l12.h
、数mV〜IO数mV程度でよい。
、数mV〜IO数mV程度でよい。
8はトランジスタからなる電流供給回路であり、第2差
!h増幅回路7の出力によりMllされて周波数特性設
定回路5に電流を供給する。
!h増幅回路7の出力によりMllされて周波数特性設
定回路5に電流を供給する。
次に第1図に示す本発明の回路の動作を。
第2図に示す電圧波形図を参照しながら説明する。
電源が投入されると、v6の電圧は帰還ループ6の時定
数に従って徐々に上がる。■6の電圧が基?l!電圧V
6を越えるとき、第1差動増幅回路4は作動して周波数
特性設定回路6に電流を供給する。しかしR15の値が
大きいため、その供給電流は小さい。
数に従って徐々に上がる。■6の電圧が基?l!電圧V
6を越えるとき、第1差動増幅回路4は作動して周波数
特性設定回路6に電流を供給する。しかしR15の値が
大きいため、その供給電流は小さい。
そしてV6の電圧が(V4+V5)の定電圧を越えると
き、第2差動増幅回路7が作動する。これにより電流供
給回路8も作動し、該電流供給回路8によって増幅され
た電流が周波数特性設定回路5に供給される。このため
周波数特性設定回路5の出力電圧v7は、短時間の間に
所定の電圧V「に到達する。従って帰還ループ6を介し
て■6の電圧も短時間の間にv4に安定する。
き、第2差動増幅回路7が作動する。これにより電流供
給回路8も作動し、該電流供給回路8によって増幅され
た電流が周波数特性設定回路5に供給される。このため
周波数特性設定回路5の出力電圧v7は、短時間の間に
所定の電圧V「に到達する。従って帰還ループ6を介し
て■6の電圧も短時間の間にv4に安定する。
V6の電圧がv4に安定した後は、正負人力の電圧の大
小関係が逆転するので、第2差動t?I輻回路7は作動
しない、従って電流供給回路8も作動しない、すなわち
、安定化後の回路動作においては、第1差動増幅回路4
が所定の作動増幅動作を行なうこととなる。
小関係が逆転するので、第2差動t?I輻回路7は作動
しない、従って電流供給回路8も作動しない、すなわち
、安定化後の回路動作においては、第1差動増幅回路4
が所定の作動増幅動作を行なうこととなる。
次に図を参照しながら本発明の実施例について説明する
。半導体集積回路として実現する場合には、素子数を出
来るだけ少なくすることが望ましい、そこで半導体集積
回路として実現する場合、第3図に示すような実施例回
路図となる。
。半導体集積回路として実現する場合には、素子数を出
来るだけ少なくすることが望ましい、そこで半導体集積
回路として実現する場合、第3図に示すような実施例回
路図となる。
図において、Ql−Q5はトランジスタであり、Qlと
Q2は等しい駆!e能力を有し、Q4はQ3に対して2
倍の駆動能力を有している。またQ5は電流供給回路と
してのトランジスタである。
Q2は等しい駆!e能力を有し、Q4はQ3に対して2
倍の駆動能力を有している。またQ5は電流供給回路と
してのトランジスタである。
R8−114は抵抗であり、C3は容量である。ここで
周波数特性設定回路は、R12゜R13,R14および
C3により構成されている。またRIOとR11は等し
い抵抗値に設定されている。
周波数特性設定回路は、R12゜R13,R14および
C3により構成されている。またRIOとR11は等し
い抵抗値に設定されている。
なおGlと02は定電流源である。
次に本発明の実施例回路の動作について説明するが、説
明の便宜上、まず実施例回路が安定な定常動作を行って
いる場合について説明する。
明の便宜上、まず実施例回路が安定な定常動作を行って
いる場合について説明する。
定常状態においては、正入力に入力する電圧は負入力に
入力する定電圧とほぼ等しい(厳密には1mV程度の範
囲で正入力に入力する信号電圧は定電圧に対して振動し
ている。)、このときQlにIの電流が流れるとすると
、Q3にもIの電流が流れる。このためQ4にはミラー
効果により2工の電流が流れるが、このうちの工の電流
分はR9,Q2およびR11を介して流れ、残りの!の
電流分はRIOを介して流れる。
入力する定電圧とほぼ等しい(厳密には1mV程度の範
囲で正入力に入力する信号電圧は定電圧に対して振動し
ている。)、このときQlにIの電流が流れるとすると
、Q3にもIの電流が流れる。このためQ4にはミラー
効果により2工の電流が流れるが、このうちの工の電流
分はR9,Q2およびR11を介して流れ、残りの!の
電流分はRIOを介して流れる。
すなわち、定電流源Gl、G2は、それぞれ2I、Iの
電流量が流れるように設定している。
電流量が流れるように設定している。
次に電源が投入された後の本発明の実施例回路の動作に
ついて説明する。
ついて説明する。
電源の投入直後に、負入力は、直ちにある基準定電圧に
設定されるが、正入力の電圧が十分に立ち上がっていな
いので、該回路の出力はゼロ電圧である。
設定されるが、正入力の電圧が十分に立ち上がっていな
いので、該回路の出力はゼロ電圧である。
゛次いで一定時間経過後に正入力のi[圧が負入力に入
力する)、Ii準定電圧と同一になると、Q4がオンす
る。このため前述のように、R11にはIの電流が、ま
たRIOにもIの電流が流れる。しかし、このときには
RIOとR11による重圧降下績は圧いに反対向きで等
しいため、Q5のベース電圧とQ5のエミッタ電圧とが
等しく、従ってQ5はオンしない。
力する)、Ii準定電圧と同一になると、Q4がオンす
る。このため前述のように、R11にはIの電流が、ま
たRIOにもIの電流が流れる。しかし、このときには
RIOとR11による重圧降下績は圧いに反対向きで等
しいため、Q5のベース電圧とQ5のエミッタ電圧とが
等しく、従ってQ5はオンしない。
しかし正入力の電圧が負入力の定電圧よりも高くなるに
従い、Q2を介してR11に流れ込む電流量も増加する
。そして正入力す電圧が負入力の定電圧よりもある一定
の電圧分だけ高い電圧に達すると、Q5のベース・エミ
ッタ間の電圧がベース・エミッタ間の順方向電圧を越え
る。このためQ5がオンし、R14を介してC3に電流
が供給されるので、出力の電圧は急速に高くなる。
従い、Q2を介してR11に流れ込む電流量も増加する
。そして正入力す電圧が負入力の定電圧よりもある一定
の電圧分だけ高い電圧に達すると、Q5のベース・エミ
ッタ間の電圧がベース・エミッタ間の順方向電圧を越え
る。このためQ5がオンし、R14を介してC3に電流
が供給されるので、出力の電圧は急速に高くなる。
そして出力の電圧が所定の電圧に達すると、該電圧は、
不図示の帰還ループを介し、正入力の電圧が負入力の定
電圧とほぼ同一になるように該正入力の電圧を制御する
。このようにして実施例回路が安定状態に達すると、Q
5のベースーエミッ夕闇電圧はゼロ電圧に戻るので、該
Q5は再びオフする。
不図示の帰還ループを介し、正入力の電圧が負入力の定
電圧とほぼ同一になるように該正入力の電圧を制御する
。このようにして実施例回路が安定状態に達すると、Q
5のベースーエミッ夕闇電圧はゼロ電圧に戻るので、該
Q5は再びオフする。
このように本発明の実施例によれば、電源投入後、帰還
ループを含む回路全体を短時間のうちに安定状態に設定
することができるので、回路の安定化の遅延を原因とす
る出力からのスパイク状の電圧の発生を防止することが
可能となる。これにより他の回路の5動作や破壊を招く
という従来の問題点を解決できる。
ループを含む回路全体を短時間のうちに安定状態に設定
することができるので、回路の安定化の遅延を原因とす
る出力からのスパイク状の電圧の発生を防止することが
可能となる。これにより他の回路の5動作や破壊を招く
という従来の問題点を解決できる。
また特に本発明の実施例回路によれば、最少限の素子数
で実現できるので、半導体集積回路に適用すれば効果的
である。
で実現できるので、半導体集積回路に適用すれば効果的
である。
以上説明したように、本発明によれば電源投入した後に
出力からスパイク状の電圧が発生するのを防止すること
ができ、かつ最適な周波数特性を設定することができる
高性能の差動増幅回路を実現することが可能となる。
出力からスパイク状の電圧が発生するのを防止すること
ができ、かつ最適な周波数特性を設定することができる
高性能の差動増幅回路を実現することが可能となる。
第1図は本発明の゛ト導体集積回路の原理構成を説明す
る図、 第2図は第1図の回路の動作を説明する電圧波形図、 第3図は本発明の実施例に係る回路を説明する図。 第4図は従来例の回路を説明する図、 第5図は第4図の回路の動作を説明する電圧波形図であ
る。 (符号の説明) 第1図において、 4・・・第1差動増幅回路、 5・・・周波数特性設定回路、 6・・・帰還ループ、 7・・・第2差動増幅回路、 8・・・電流供給回路、 第3図において、 Q1〜Q5・・・トランジスタ、 R8−R14・・・抵抗。 G3・・・容量。 Gl、G2・・・定電流源。
る図、 第2図は第1図の回路の動作を説明する電圧波形図、 第3図は本発明の実施例に係る回路を説明する図。 第4図は従来例の回路を説明する図、 第5図は第4図の回路の動作を説明する電圧波形図であ
る。 (符号の説明) 第1図において、 4・・・第1差動増幅回路、 5・・・周波数特性設定回路、 6・・・帰還ループ、 7・・・第2差動増幅回路、 8・・・電流供給回路、 第3図において、 Q1〜Q5・・・トランジスタ、 R8−R14・・・抵抗。 G3・・・容量。 Gl、G2・・・定電流源。
Claims (2)
- (1)一方の入力には基準定電圧が入力し、他方の入力
には信号電圧が入力する第1差動増幅回路と、 前記第1差動増幅回路の出力に接続されている該差動増
幅回路の周波数特性設定回路と、 一方の入力には前記基準定電圧よりも微小電圧だけ高く
設定された定電圧が入力し、他方の入力には前記信号電
圧が入力する第2差動増幅回路と、 前記第2差動増幅回路の出力により制御されて前記周波
数特性設定回路に電流を供給する電流供給回路とを有す
ることを特徴とする半導体集積回路。 - (2)前記電流供給回路はトランジスタからなることを
特徴とする特許請求の範囲第1項に記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314982A JPS63164703A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314982A JPS63164703A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164703A true JPS63164703A (ja) | 1988-07-08 |
| JPH0553403B2 JPH0553403B2 (ja) | 1993-08-10 |
Family
ID=18059997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314982A Granted JPS63164703A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164703A (ja) |
-
1986
- 1986-12-26 JP JP61314982A patent/JPS63164703A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553403B2 (ja) | 1993-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212456A (en) | Wide-dynamic-range amplifier with a charge-pump load and energizing circuit | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| JPH04162560A (ja) | チャージポンプ装置 | |
| EP1014567A2 (en) | Improvements in or relating to an operational amplifier | |
| JPS63164703A (ja) | 半導体集積回路 | |
| KR0160572B1 (ko) | 저 전원 전압의 출력 구동기 | |
| JP2001160721A (ja) | 電力増幅回路 | |
| JP3439142B2 (ja) | 駆動回路 | |
| JP3342425B2 (ja) | 駆動回路 | |
| JPS6122345Y2 (ja) | ||
| JPH06120732A (ja) | 発振回路 | |
| JP3603802B2 (ja) | 遅延制御回路 | |
| JPH02137506A (ja) | ショック音防止回路 | |
| KR910000689Y1 (ko) | 앰프의 온도 보상 바이어스 회로 | |
| JPS589290Y2 (ja) | 過渡過電圧防止回路 | |
| JPH0567926A (ja) | 増幅回路 | |
| KR960008144Y1 (ko) | 정전류 회로 | |
| JPS5887904A (ja) | 増幅器 | |
| JPH03264745A (ja) | 車両用負荷駆動装置 | |
| JPH01298954A (ja) | チョッパ型電源回路 | |
| JP2000207037A (ja) | 安定化電源回路 | |
| JP2000122732A (ja) | プログラム電源装置 | |
| GB2405275A (en) | A discrete transistor boost amplifier for an audio driver IC, wherein the boost amplifier is automatically activated at high output levels | |
| JPS59123302A (ja) | 低周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |