JPS6316677A - 光起電力装置の製造方法 - Google Patents
光起電力装置の製造方法Info
- Publication number
- JPS6316677A JPS6316677A JP61161018A JP16101886A JPS6316677A JP S6316677 A JPS6316677 A JP S6316677A JP 61161018 A JP61161018 A JP 61161018A JP 16101886 A JP16101886 A JP 16101886A JP S6316677 A JPS6316677 A JP S6316677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- layers
- electrode layers
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主として時計等の電源として用いる光起電力装
置の製造方法に関するものである。
置の製造方法に関するものである。
複数の光起電力素子を外部直列接続する場合、通常は第
７図に示す如く構成されている。第７図は従来の光起電
力装置を示す模式的平面図、第８図は第７図の■−■線
による断面図であり、ステンレス等の基板上に高分子化
合物型の絶縁性膜を設けて構成した絶縁性基板２１．メ
タルマスクを用いて絶縁性基板２１の周縁側に延在する
延長部分２２ｐ。
７図に示す如く構成されている。第７図は従来の光起電
力装置を示す模式的平面図、第８図は第７図の■−■線
による断面図であり、ステンレス等の基板上に高分子化
合物型の絶縁性膜を設けて構成した絶縁性基板２１．メ
タルマスクを用いて絶縁性基板２１の周縁側に延在する
延長部分２２ｐ。
２２ｑ、２２ｒを備えた複数の金属電極層２２ａ、２２
ｂ、２２ｃを相互の間に間隙２６ａｂ、 ２６ｂｃを隔
てて形成し、次いでこれら金属電極層２２ａ 、 ２２
ｂ 、 ２２ｃ及びこれらの間隙２２ａｂ、 ２２ｂｃ
にわたって光活性層を有する半導体層２３を積層形成し
、更にこの半導体層２３の表面にメタルマスクを用いて
夫々絶縁性基板２１の周縁側に延在する延長部分２４ρ
、 ２４ｑ、 ２４ｒを備える透明電極層２４ａ、 ２
４ｂ、 ２４ｃを形成し、透明電照層２４ａ、２４ｂの
延長部分２４ｐ、２４Ｑは相隣する透明取出２４ｂ、
２４ｃ下に位置する金属電極層２２ｂ、 ２２ｃの延長
部分２２ｑ。
ｂ、２２ｃを相互の間に間隙２６ａｂ、 ２６ｂｃを隔
てて形成し、次いでこれら金属電極層２２ａ 、 ２２
ｂ 、 ２２ｃ及びこれらの間隙２２ａｂ、 ２２ｂｃ
にわたって光活性層を有する半導体層２３を積層形成し
、更にこの半導体層２３の表面にメタルマスクを用いて
夫々絶縁性基板２１の周縁側に延在する延長部分２４ρ
、 ２４ｑ、 ２４ｒを備える透明電極層２４ａ、 ２
４ｂ、 ２４ｃを形成し、透明電照層２４ａ、２４ｂの
延長部分２４ｐ、２４Ｑは相隣する透明取出２４ｂ、
２４ｃ下に位置する金属電極層２２ｂ、 ２２ｃの延長
部分２２ｑ。
２２ｒと重畳させである。これによって夫々共通の半導
体層２３を各金属電極層２２ａ、 ２２ｂ、 ２２ｃと
透明電極層２４ａ、 ２４ｂ、 ２４ｃとで挟んだ３個
の光起電力素子を直列接続し、金属電極層２２ａの延長
部分２２ｐ、透明電極層２４ｃの延長部分２２ｒを夫々
端子とする光起電力装置を製造するようになっている。
体層２３を各金属電極層２２ａ、 ２２ｂ、 ２２ｃと
透明電極層２４ａ、 ２４ｂ、 ２４ｃとで挟んだ３個
の光起電力素子を直列接続し、金属電極層２２ａの延長
部分２２ｐ、透明電極層２４ｃの延長部分２２ｒを夫々
端子とする光起電力装置を製造するようになっている。
ところで上述した如き従来の製造方法にあっては金属電
極層２２ａ、２２ｂ、２２ｃ 、並びに透明電極層２４
ａ。
極層２２ａ、２２ｂ、２２ｃ 、並びに透明電極層２４
ａ。
２４ｂ、２４Ｃを夫々メタルマスクを用いて分離した態
様で形成するが、メタルマスクを用いた場合は、金属電
極層２２ａ、２２ｂ、２２ｃ間の間隙２６ａｂ、２６ｂ
ｃは０．３鶴程度の、また透明電極層２４ａ、２４ｂ、
２４ｃ間の間隙は材料の回り込みを防止するため０．６
ｍｍ程度の幅となるのを避けられない。
様で形成するが、メタルマスクを用いた場合は、金属電
極層２２ａ、２２ｂ、２２ｃ間の間隙２６ａｂ、２６ｂ
ｃは０．３鶴程度の、また透明電極層２４ａ、２４ｂ、
２４ｃ間の間隙は材料の回り込みを防止するため０．６
ｍｍ程度の幅となるのを避けられない。
このような間隙は基板の有効面積を高めるうえでの大き
な障害となることは勿論、このような光起電力装置を、
例えば腕時計用電極とするため、文字盤に適用したとき
は上述した光起電力素子間の間隙が目立って時計自体の
意匠的効果を損なう結果となる等の問題があった。
な障害となることは勿論、このような光起電力装置を、
例えば腕時計用電極とするため、文字盤に適用したとき
は上述した光起電力素子間の間隙が目立って時計自体の
意匠的効果を損なう結果となる等の問題があった。
このため従来にあってはフォトリソグラフィ法にて透明
電極等の分離形成を行う方法、或いは予め一体に形成し
た後レーザビームにてスクライブする方法が行われてい
る。
電極等の分離形成を行う方法、或いは予め一体に形成し
た後レーザビームにてスクライブする方法が行われてい
る。
レーザビームによるスクライブ加工法を用いる場合につ
いてその具体的内容を示すと第９．１０図の如くである
。
いてその具体的内容を示すと第９．１０図の如くである
。
第９．１０図はレーザビームによるスクライブ加工法を
用いる場合の光起電力装置の製造工程を示す模式図であ
り、絶縁性基板３１上に金属電極層３２、半導体層３３
、透明電極層３４をこの順序に積層形成する。なお、金
属電極Ｎ３２．透明電極層３４には夫々一定間隔で絶縁
性基板３１の周縁側に延在する延長部分３２ｐ、３２ｑ
、３２ｒ、３２ｓ 、３４ｐ、３４ｑ、３４ｒ、３４ｓ
を夫々形成し、延長部分３２ｐ、 ３２ｑ、 ３２ｒを
相隣する延長部分３４ｑ、３４ｒ、３４ｓと重畳せしめ
ておく。ついで第１０図に示す如く相互に重畳する延長
部分３２ｐと３４ｑ３２ｑと３４ｒ 、３２ｒと３４ｓ
との間において各金属電極層３２、半導体層３３、透明
電極層３４をレーザビームを用いてスクライブし、夫々
を４個に分割加工して４個の光起電力素子を直接接続し
た状態の光起電力装置を製造している。
用いる場合の光起電力装置の製造工程を示す模式図であ
り、絶縁性基板３１上に金属電極層３２、半導体層３３
、透明電極層３４をこの順序に積層形成する。なお、金
属電極Ｎ３２．透明電極層３４には夫々一定間隔で絶縁
性基板３１の周縁側に延在する延長部分３２ｐ、３２ｑ
、３２ｒ、３２ｓ 、３４ｐ、３４ｑ、３４ｒ、３４ｓ
を夫々形成し、延長部分３２ｐ、 ３２ｑ、 ３２ｒを
相隣する延長部分３４ｑ、３４ｒ、３４ｓと重畳せしめ
ておく。ついで第１０図に示す如く相互に重畳する延長
部分３２ｐと３４ｑ３２ｑと３４ｒ 、３２ｒと３４ｓ
との間において各金属電極層３２、半導体層３３、透明
電極層３４をレーザビームを用いてスクライブし、夫々
を４個に分割加工して４個の光起電力素子を直接接続し
た状態の光起電力装置を製造している。
ところで上述した如き従来方法のうちフォトリソグラフ
ィ法は光起電力素子間の間隙を０．３ｍｍ程度までは縮
小できるが、製造工数が多く、製品コストの上昇が避け
られないという問題点がある。
ィ法は光起電力素子間の間隙を０．３ｍｍ程度までは縮
小できるが、製造工数が多く、製品コストの上昇が避け
られないという問題点がある。
これに対してレーザスクライブ加工法は相互の間隙を２
０〜１００μｍ程度とすることが出来る利点を有するが
、その反面加工時に形成された溶融垂れ等の残留物が金
属電極層、透明電極層に接触して短絡状態を形成する外
、半導体層がレーザビームによるアニーリング作用を受
けてこの部分が微結晶化、或いは結晶化して低抵抗部分
が形成され、同様に短絡状態が発生する等の問題があっ
た。
０〜１００μｍ程度とすることが出来る利点を有するが
、その反面加工時に形成された溶融垂れ等の残留物が金
属電極層、透明電極層に接触して短絡状態を形成する外
、半導体層がレーザビームによるアニーリング作用を受
けてこの部分が微結晶化、或いは結晶化して低抵抗部分
が形成され、同様に短絡状態が発生する等の問題があっ
た。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは各光起電力素子内における短絡状態
の発生を防止し、しかも工数が少なく、製造コストの低
減が図れる光起電力装置の製造方法を提供するにある。
目的とするところは各光起電力素子内における短絡状態
の発生を防止し、しかも工数が少なく、製造コストの低
減が図れる光起電力装置の製造方法を提供するにある。
′
〔問題点を解決するための手段〕
本発明方法にあっては金属電極層ははじめから分離状態
に形成し、この上に積層する光半導体層及び透明電極層
ははじめに夫々一体的に形成し、形成後にエネルギビー
ムを用いて分割形成する。
に形成し、この上に積層する光半導体層及び透明電極層
ははじめに夫々一体的に形成し、形成後にエネルギビー
ムを用いて分割形成する。
本発明方法にあってはエネルギビームによって分割加工
を施しても短絡状態が生じることが少なく、また各分割
線は細くて目立ない状態とすることが可能となる。
を施しても短絡状態が生じることが少なく、また各分割
線は細くて目立ない状態とすることが可能となる。
以下本発明方法を腕時計用光起電力装置の製造に適用し
た場合につき図面に基づき具体的に説明する。第１．２
，３．４図は本発明方法による製造工程を示す模式的平
面図であり、図中１はステンレス板の表面に高分子化合
物製の絶縁材等を被覆形成して＋ｔ￥成した絶縁性基板
を示している。このような絶縁性基板１の表面に先ず第
１図に示す如くメタルマスクを用いて４分割された第１
電極層たる金属電極層２ａ、２ｂ、２ｃ、２ｄ 、並び
にこれらから独立した端子部２ｅを１０００〜５０００
人の厚さに例えば真空蒸着法、或いはスパッタリング法
等にて形成する。金属電極［２ａ、２ｂ、２ｃ、２ｄは
いずれも本体部分は矩形状をなし、２個ずつ２列に平行
に並べて相隣する対向辺間に一定の間隔ｌを隔てた状態
で形成されている。
た場合につき図面に基づき具体的に説明する。第１．２
，３．４図は本発明方法による製造工程を示す模式的平
面図であり、図中１はステンレス板の表面に高分子化合
物製の絶縁材等を被覆形成して＋ｔ￥成した絶縁性基板
を示している。このような絶縁性基板１の表面に先ず第
１図に示す如くメタルマスクを用いて４分割された第１
電極層たる金属電極層２ａ、２ｂ、２ｃ、２ｄ 、並び
にこれらから独立した端子部２ｅを１０００〜５０００
人の厚さに例えば真空蒸着法、或いはスパッタリング法
等にて形成する。金属電極［２ａ、２ｂ、２ｃ、２ｄは
いずれも本体部分は矩形状をなし、２個ずつ２列に平行
に並べて相隣する対向辺間に一定の間隔ｌを隔てた状態
で形成されている。
絶縁性基板１の中央部側に位置させた各金属電極層２ａ
、 ２ｂ、２ｃ、２ｄの一隅部はいずれも１／４円弧状
に欠除してあり、また絶縁性基板１の周縁部側に位置す
る各金属電極層２ａ、２ｂ、２ｃ、２ｄの周方向の同側
に位置する他の隅部からは夫々絶縁性基板ｌの周縁部側
に向けて延在する延長部分２ρ＋２９＋２ｒ＋２Ｓが形
成されている。各延長部分２ｐ、２ｑ、２ｒはいずれも
平面視でＬ形に形成されており、各金属電極層２ａ、２
ｂ、２ｃにおける周方向の同側に位置する隅部から絶縁
性基板１の周縁部に向けて延在し、途中から相隣する他
の金属電極層２ｂ、 ２ｃ、 ２ｄの外周に沿うようこ
れとの間に一定の間隔ｌを隔てて屈折して形成されてい
る。
、 ２ｂ、２ｃ、２ｄの一隅部はいずれも１／４円弧状
に欠除してあり、また絶縁性基板１の周縁部側に位置す
る各金属電極層２ａ、２ｂ、２ｃ、２ｄの周方向の同側
に位置する他の隅部からは夫々絶縁性基板ｌの周縁部側
に向けて延在する延長部分２ρ＋２９＋２ｒ＋２Ｓが形
成されている。各延長部分２ｐ、２ｑ、２ｒはいずれも
平面視でＬ形に形成されており、各金属電極層２ａ、２
ｂ、２ｃにおける周方向の同側に位置する隅部から絶縁
性基板１の周縁部に向けて延在し、途中から相隣する他
の金属電極層２ｂ、 ２ｃ、 ２ｄの外周に沿うようこ
れとの間に一定の間隔ｌを隔てて屈折して形成されてい
る。
なお、延長部分２ｓは他の延長部分２ｐ等よりも広幅で
金属電極層２ｄの一隅部から絶縁性基板ｌの周辺に向け
て直線的に延在せしめてあり、この側方であって金属電
極層２ａの外方にこれとの間に間隙ｌを隔てて端子部２
ｅが形成されている。
金属電極層２ｄの一隅部から絶縁性基板ｌの周辺に向け
て直線的に延在せしめてあり、この側方であって金属電
極層２ａの外方にこれとの間に間隙ｌを隔てて端子部２
ｅが形成されている。
金属電極層２ａ１２ｂｌ及び端子部２ｅの形成が終了す
るとメタルマスクを用いて第２図に示す如くアモルファ
ス半導体等の光活性層を有する半導体層３を４０００〜
６０００人の厚さに形成する。この半導体層３の形成域
は延長部分２ｐ〜２ｓの先端側過半部を除く、４個の金
属電極層２ａ〜２ｄ及びこの間に形成されている間隙の
全体に渡り、且つ金属電極層２８〜２ｄの外周縁よりも
外方に若干ははみ出した状態で矩形状に形成されるが、
その周縁部と金属電極層２ａ〜２ｃの延長部分２ｐ、２
ｑ、２ｒのうち相隣する他の金属電極層２ｂ、 ２ｃ、
２ｄの外周に沿うよう屈折形成されている部分との間
には絶縁性基板１が露出する間隙ｍが残されるようにし
である。
るとメタルマスクを用いて第２図に示す如くアモルファ
ス半導体等の光活性層を有する半導体層３を４０００〜
６０００人の厚さに形成する。この半導体層３の形成域
は延長部分２ｐ〜２ｓの先端側過半部を除く、４個の金
属電極層２ａ〜２ｄ及びこの間に形成されている間隙の
全体に渡り、且つ金属電極層２８〜２ｄの外周縁よりも
外方に若干ははみ出した状態で矩形状に形成されるが、
その周縁部と金属電極層２ａ〜２ｃの延長部分２ｐ、２
ｑ、２ｒのうち相隣する他の金属電極層２ｂ、 ２ｃ、
２ｄの外周に沿うよう屈折形成されている部分との間
には絶縁性基板１が露出する間隙ｍが残されるようにし
である。
次いでこの半導体層３の表面に第２電極層たる透明電極
層４を第３図に示す如くメタルマスクを用いて５００〜
２０００人の厚さに形成する。
層４を第３図に示す如くメタルマスクを用いて５００〜
２０００人の厚さに形成する。
この透明電極層４の形成域は半導体Ｎ３の表面であって
、前記延長部分２ρ＋２ｑ＋２ｒ、２ｓ及び端子部２ｅ
を除く金属電極ＦＩ２ａ、２ｂ、２ｃ、２ｄの全面及び
これらの間に形成される間隙の全面にわたって矩形状に
形成され、且つ各金属電極層２ａ、２ｂ、２ｃ、２ｄと
対応する部分であって、延長部分２１）、２Ｑ、２ｒ、
２ｓを形成した隅部とは間隔２を隔てて反対側に位置す
る他の隅部と対応する位置夫々から絶縁性基板ｌの周縁
部側に向けて直線状の延長部分４ρ＋４ｑ＋４ｒ、４ｓ
を延在させ、その先端部を前記金属型ｐｉ２ａ、２ｂ、
２ｃの延長部分２ｐ、２ｑ、２ｒ及び端子部２ｅと重畳
せしめである。
、前記延長部分２ρ＋２ｑ＋２ｒ、２ｓ及び端子部２ｅ
を除く金属電極ＦＩ２ａ、２ｂ、２ｃ、２ｄの全面及び
これらの間に形成される間隙の全面にわたって矩形状に
形成され、且つ各金属電極層２ａ、２ｂ、２ｃ、２ｄと
対応する部分であって、延長部分２１）、２Ｑ、２ｒ、
２ｓを形成した隅部とは間隔２を隔てて反対側に位置す
る他の隅部と対応する位置夫々から絶縁性基板ｌの周縁
部側に向けて直線状の延長部分４ρ＋４ｑ＋４ｒ、４ｓ
を延在させ、その先端部を前記金属型ｐｉ２ａ、２ｂ、
２ｃの延長部分２ｐ、２ｑ、２ｒ及び端子部２ｅと重畳
せしめである。
これによって延長部分２ｐ、２ｑ、２ｒとこれと重畳す
る延長部分４ｑ、４ｒ、４ｓと半導体層３とで囲われる
部分には夫々金属電極層２ａ〜２ｄ間の間隙ｌの延長上
に位置して絶縁性基板ｌの表面が露出する領域１ａ。
る延長部分４ｑ、４ｒ、４ｓと半導体層３とで囲われる
部分には夫々金属電極層２ａ〜２ｄ間の間隙ｌの延長上
に位置して絶縁性基板ｌの表面が露出する領域１ａ。
ｌｂ、 ｌｃが形成され、また延長部分２ｓと延長部分
４ｐとの間隙の延長上に位置して絶縁性基板１の表面が
露出する領域１ｄが形成された状態となっている。
４ｐとの間隙の延長上に位置して絶縁性基板１の表面が
露出する領域１ｄが形成された状態となっている。
次に第４図に示す如くレーザビームを用いて各金属電極
層２８〜２ｄ間の間隔ｌの幅方向中央に沿って前記した
絶縁性基板ｌの露出領域１ａからｌｃに、また１ｂから
ｌｄにわたるよう十文字状にスクライブ加工を行う。こ
の加工には先に半導体層３を積層形成するときに用いた
メタルマスクを半導体層３を形成する際に設定したのと
同じ位置に設定する。
層２８〜２ｄ間の間隔ｌの幅方向中央に沿って前記した
絶縁性基板ｌの露出領域１ａからｌｃに、また１ｂから
ｌｄにわたるよう十文字状にスクライブ加工を行う。こ
の加工には先に半導体層３を積層形成するときに用いた
メタルマスクを半導体層３を形成する際に設定したのと
同じ位置に設定する。
これによってレーザビームはレーザ装置のオン。
オフ制御によってスクライブ加工位置を決める煩わしさ
がなく、オン状態のままメタルマスク上を移動させてス
クライブ加工位置に移し順次連続的に行うことが出来る
。
がなく、オン状態のままメタルマスク上を移動させてス
クライブ加工位置に移し順次連続的に行うことが出来る
。
このスクライブ加工深さは少なくとも透明電極層４を４
分割し得る深さであればよいが、透明電極層４及び半導
体層３ともに分割するよう加工を施してもよい。
分割し得る深さであればよいが、透明電極層４及び半導
体層３ともに分割するよう加工を施してもよい。
レーザビームとしてはＱスイッチ付ＹＡＧ レーザ装置
（波長７１．０６μｍ又は０．５３μｍ）等が用いられ
出力０．０５〜０．２ Ｗ、走査速度を２０龍／秒〜１
００龍／秒程度に設定して行われる。
（波長７１．０６μｍ又は０．５３μｍ）等が用いられ
出力０．０５〜０．２ Ｗ、走査速度を２０龍／秒〜１
００龍／秒程度に設定して行われる。
これによって金属電極層２ａ、 ２ｂ、 ２ｃ、 ２ｄ
と透明電極Ｆ４ａ、４ｂ、４ｃ、４ｄとの間に半導体層
３ａ、３ｂ、３ｃ、３ｄを挟んだ態様の４個の光起電力
素子が直列接続され、延長部分２ｒ、４ｐを夫々端子と
する光起電力装置が構成されることとなる。
と透明電極Ｆ４ａ、４ｂ、４ｃ、４ｄとの間に半導体層
３ａ、３ｂ、３ｃ、３ｄを挟んだ態様の４個の光起電力
素子が直列接続され、延長部分２ｒ、４ｐを夫々端子と
する光起電力装置が構成されることとなる。
レーザスクライブ加工された分割面には加工残留物が形
成され、また半導体層３に微結晶化、結晶化した部分が
生じるが、金属電極層２ａ、２ｂ、２ｃ、２ｄ間はメタ
ルマスクを用いてその間隔が０．３鶴程度に設定されて
いるのに対し、レーザスクライブにより分割された部分
の間隙は２０〜１００μｍ程度であり、分割面が金属電
極層２ａ〜２ｄと接触することがなく、短絡は生じない
。
成され、また半導体層３に微結晶化、結晶化した部分が
生じるが、金属電極層２ａ、２ｂ、２ｃ、２ｄ間はメタ
ルマスクを用いてその間隔が０．３鶴程度に設定されて
いるのに対し、レーザスクライブにより分割された部分
の間隙は２０〜１００μｍ程度であり、分割面が金属電
極層２ａ〜２ｄと接触することがなく、短絡は生じない
。
なお第２図に示す半導体層３の形成時に、その表面積を
広くするため第５図に示す如く半導体層３の周縁が金属
電極層２８〜２ｄの外周縁をはみ出してその延長部分２
ｐ、２ｑ、２ｒ、２ｓにおける周方向に屈折している部
分にわたるよう形成することも考えられる。この場合は
第６図に示す如く透明電極層４を形成してレーザスクラ
イブによる透明電極層４、半導体層３を分割すれば構造
的には前記第４図に示した場合と同様に４個の光起電力
素子を直列接続した光起電力装置を構成することが可能
である。ただこの場合はレーザスクライブ加工による半
導体層３０分割面が金属電極層２ａ、２ｂ、２ｃの延長
部分２ｐ、２ｑ＋２ｒと直接接触することとなるため、
透明電極層４ａ、４ｂ、４ｃと金属電極層２ａ＋ ２ｂ
＋ ２ｃとが短絡状態となることがあり、機能上望まし
くない状態となる。
広くするため第５図に示す如く半導体層３の周縁が金属
電極層２８〜２ｄの外周縁をはみ出してその延長部分２
ｐ、２ｑ、２ｒ、２ｓにおける周方向に屈折している部
分にわたるよう形成することも考えられる。この場合は
第６図に示す如く透明電極層４を形成してレーザスクラ
イブによる透明電極層４、半導体層３を分割すれば構造
的には前記第４図に示した場合と同様に４個の光起電力
素子を直列接続した光起電力装置を構成することが可能
である。ただこの場合はレーザスクライブ加工による半
導体層３０分割面が金属電極層２ａ、２ｂ、２ｃの延長
部分２ｐ、２ｑ＋２ｒと直接接触することとなるため、
透明電極層４ａ、４ｂ、４ｃと金属電極層２ａ＋ ２ｂ
＋ ２ｃとが短絡状態となることがあり、機能上望まし
くない状態となる。
以上の如く本発明方法にあっては、第１電極層の延長部
分と第２電極層の延長部分とは第１電）嘔層間の間隙の
延長上に絶縁性基板表面が露出する領域を介在させて相
互に重畳せしめるように第１電極、第２電極を形成する
から第１電極層間の間隙に沿って第２電極層又はこれと
半導体層とを分断したとき、半導体層の分断面がいずれ
の延長部分とも接することがなく、電気的損失が少なく
て済み、またエネルギビームを用いて分断を行うとき半
導体層の形成に用いたメタルマスクを用いることが可能
となってエネルギビームの抛作が容易となり、製造能率
の向上が図れるなど本発明は優れた効果を奏するもので
ある。
分と第２電極層の延長部分とは第１電）嘔層間の間隙の
延長上に絶縁性基板表面が露出する領域を介在させて相
互に重畳せしめるように第１電極、第２電極を形成する
から第１電極層間の間隙に沿って第２電極層又はこれと
半導体層とを分断したとき、半導体層の分断面がいずれ
の延長部分とも接することがなく、電気的損失が少なく
て済み、またエネルギビームを用いて分断を行うとき半
導体層の形成に用いたメタルマスクを用いることが可能
となってエネルギビームの抛作が容易となり、製造能率
の向上が図れるなど本発明は優れた効果を奏するもので
ある。
第１．２，３．４図は本発明方法による製造工程を示す
模式図、第５．６図は本発明の方法の工程上望ましくな
い場合の例を示す模式図、第７図は従来方法で製造した
光起電力装置の模式的平面図、第８図は第７図の■−■
線による断面図、第９．１０図は従来方法のレーザビー
ムによるスクライブ加工工程を示す模式図である。 １・・・絶縁性基＋Ｉｉ ２ａ＋ ２ｂ、 ２ｃ、
２ｄ・・・金属電極層２ｅ・・・端子部 ２ｐ、２ｑ、
２ｒ、２ｓ・・・延長部分 ３・・・半導体層 ３ａ、
３ｂ、３ｃ、３ｄ・・・分割半導体層 ４・・・透明電
極層 ４’ａ、４ｂ、４ｃ、４ｄ −・・分割透明電極
層 ４ｐ’、４ｑ＋４ｒ＋４ｓ・・・延長部分 特 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫 第４ 図 第２Ｃｉ２１ 享３図 第４図 鳴８図 手 ９ 図 手 続 補 正 書（自発） 昭和６１年９り！１日
模式図、第５．６図は本発明の方法の工程上望ましくな
い場合の例を示す模式図、第７図は従来方法で製造した
光起電力装置の模式的平面図、第８図は第７図の■−■
線による断面図、第９．１０図は従来方法のレーザビー
ムによるスクライブ加工工程を示す模式図である。 １・・・絶縁性基＋Ｉｉ ２ａ＋ ２ｂ、 ２ｃ、
２ｄ・・・金属電極層２ｅ・・・端子部 ２ｐ、２ｑ、
２ｒ、２ｓ・・・延長部分 ３・・・半導体層 ３ａ、
３ｂ、３ｃ、３ｄ・・・分割半導体層 ４・・・透明電
極層 ４’ａ、４ｂ、４ｃ、４ｄ −・・分割透明電極
層 ４ｐ’、４ｑ＋４ｒ＋４ｓ・・・延長部分 特 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫 第４ 図 第２Ｃｉ２１ 享３図 第４図 鳴８図 手 ９ 図 手 続 補 正 書（自発） 昭和６１年９り！１日
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板の表面に、基板の周縁側に延在させた延
長部分を有する第１電極層を複数個相互の間に所要の間
隔を隔てて隣接配置し、前記延長部分を除く第１電極層
表面及び第 １電極層間の間隙部表面にわたって光活性層を含む半導
体層と、 前記各第１電極層と対応する位置から基板 の周縁側に延在され、第１電極間の間隙部の延長上に前
記絶縁性基板表面が露出する領域を介在させて相隣する
他の第１電極層の延長部分と重畳する延長部分を有する
第２電極層とをこの順序で積層形成し、 前記第１電極層間の間隙に相当する部分に 沿って前記第２電極、又はこれと前記半導体層とをエネ
ルギビームを用いて分断することを特徴とする光起電力
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161018A JPH0680836B2 (ja) | 1986-07-08 | 1986-07-08 | 光起電力装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161018A JPH0680836B2 (ja) | 1986-07-08 | 1986-07-08 | 光起電力装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316677A true JPS6316677A (ja) | 1988-01-23 |
| JPH0680836B2 JPH0680836B2 (ja) | 1994-10-12 |
Family
ID=15727017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161018A Expired - Lifetime JPH0680836B2 (ja) | 1986-07-08 | 1986-07-08 | 光起電力装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680836B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593901A (en) * | 1989-09-08 | 1997-01-14 | Amoco/Enron Solar | Monolithic series and parallel connected photovoltaic module |
| US6225552B1 (en) | 1996-07-24 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Planar solar cell array and production method of the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120180A (en) * | 1979-03-09 | 1980-09-16 | Sanyo Electric Co Ltd | Fabricating method of photovoltaic device |
| JPS5935487A (ja) * | 1982-08-24 | 1984-02-27 | Sanyo Electric Co Ltd | 光半導体装置の製造方法 |
| JPS5955079A (ja) * | 1982-09-22 | 1984-03-29 | Fuji Electric Corp Res & Dev Ltd | 薄膜太陽電池 |
| JPS59108373A (ja) * | 1982-12-14 | 1984-06-22 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
-
1986
- 1986-07-08 JP JP61161018A patent/JPH0680836B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120180A (en) * | 1979-03-09 | 1980-09-16 | Sanyo Electric Co Ltd | Fabricating method of photovoltaic device |
| JPS5935487A (ja) * | 1982-08-24 | 1984-02-27 | Sanyo Electric Co Ltd | 光半導体装置の製造方法 |
| JPS5955079A (ja) * | 1982-09-22 | 1984-03-29 | Fuji Electric Corp Res & Dev Ltd | 薄膜太陽電池 |
| JPS59108373A (ja) * | 1982-12-14 | 1984-06-22 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593901A (en) * | 1989-09-08 | 1997-01-14 | Amoco/Enron Solar | Monolithic series and parallel connected photovoltaic module |
| US6225552B1 (en) | 1996-07-24 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Planar solar cell array and production method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680836B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332680A (en) | Method of making photoelectric conversion device | |
| JPS6316677A (ja) | 光起電力装置の製造方法 | |
| JP3248336B2 (ja) | 薄膜太陽電池の製造方法 | |
| JP2001210851A (ja) | 集積型薄膜太陽電池 | |
| JPH07105511B2 (ja) | 光起電力装置の製造方法 | |
| JP3155459B2 (ja) | 集積型非晶質半導体太陽電池の製造方法及び集積型非晶質半導体太陽電池 | |
| JPS6276786A (ja) | 光起電力装置の製造方法 | |
| JP2808005B2 (ja) | 非晶質太陽電池の製造方法 | |
| JP2000208794A (ja) | 薄膜太陽電池等のパタ―ン状薄膜層のレ―ザパタ―ニング方法および装置 | |
| JPS63261883A (ja) | 光起電力装置の製造方法 | |
| JP3513032B2 (ja) | 集積型薄膜太陽電池とその製造方法 | |
| JPH021992A (ja) | 光起電力装置の製造方法 | |
| JP2752187B2 (ja) | 光起電力装置の製造方法 | |
| JPH0370184A (ja) | 光起電力装置の製造方法 | |
| JP3042130B2 (ja) | 薄膜太陽電池装置の製造方法 | |
| JP3625565B2 (ja) | 光起電力装置用基板の製造方法 | |
| JP2589122B2 (ja) | 光起電力装置の製造方法 | |
| JPS62147784A (ja) | 非晶質太陽電池及びその製造方法 | |
| JPS6225466A (ja) | 太陽電池の製造方法 | |
| JPH0433379A (ja) | 光起電力装置の製造方法 | |
| JPS6265481A (ja) | 光起電力装置の製造方法 | |
| JPS63127582A (ja) | アモルフアスシリコン太陽電池の製造方法 | |
| JPS63102274A (ja) | 光起電力装置 | |
| JPH03185767A (ja) | 光起電力装置の製造方法 | |
| JPH07105512B2 (ja) | 光起電力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |