JPS6316906B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、集積回路（IC）装置の分野に関し、
特にメモリ回路として利用されるIC装置に関す
る。さらに詳しくいえば、本発明は、改良された
IC装置、および、これに対するリードフレーム
構体であつて改良された減結合特性を有し一層小
形のメモリアセンブリの形成を可能ならしめうる
リードフレーム構体に関する。

IC装置の利用、特にメモリ回路の要素として
の利用は、広く行なわれている。ICの１つまた
はそれ以上のスイツチング回路が作動せしめられ
ると、電流および電圧トランジエントが発生し、
このトランジエントはメモリシステムの他の要素
に関連をもつ給電回路に注入されることになる。
諸パルスのトランジエント・エネルギーが機能信
号の特性に近くなると、偽情報の偽読取または偽
伝送が起こつて、業界において「ソフトエラー」
として知られているものを生じる可能性がある。

ソフトエラーの発生例を減少させるためには、
ICの給電入力を橋絡する減結合または側路キヤ
パシタを用いて、トランジエント・エネルギー
（雑音）を吸収し、それが給電接続を経てIC回路
の残余部分へ伝送されないようにするのが通例で
ある。

従来は、リードフレーム形のICを用いた回路
においては、それぞれのICに隣接し且つその外
部にある印刷回路（PC）板上にキヤパシタを取
付け、該キヤパシタの導線が印刷回路配線を経て
ICの給電該子間に接続されるようにすることに
よつて減結合が行なわれてきた。導線の長さと配
線との直列合成によつてキヤパシタの実効インピ
ーダンスが増加せしめられるので、キヤパシタ
の、特に動的ICメモリ回路において特徴的に発
生する高周波電流トランジエントを分路する働き
は低下する。しかも、これらの回路においてはメ
モリ内に記憶されたデータを正しく保持するため
に、給電を±10％の範囲に維持することが要求さ
れる。そのため、従来は使用されるべきキヤパシ
タの値は0.1ないし2μFの程度のかなりの大きさの
ものであつた。

このような比較的大きい電気容量値をもつたキ
ヤパシタは、経費がかさむ上に大きさが大きくな
るので、所望の目的である回路の小形化を困難に
する。

要約すると、本発明は、穴あけまたは食刻した
細長い金属帯またはウエブから製造される形式の
改良されたリードフレーム構体であつて、該リー
ドフレームの金属フレーム要素が該リードフレー
ムの給電導体間を分路するキヤパシタを機械的に
支持するように構成されて配置されており、該キ
ヤパシタがICチツプの支持体として役立つよう
になつており、該ICチツプの給電端子が短い導
線部またはジヤンパまたはワイヤ・ボンド・スレ
ツドを経て前記給電導体に従来通りに接続されて
いることを特徴とするリードフレーム構体に関す
るものである。

従来公知の減結合回路においては導線の長さが
長い導線によつて作り出される誘導リアクタンス
により発生せしめられる望ましくない給電パルス
またはトランジエントの大きさを不利に増大させ
る重要な因子であること、および、キヤパシタを
ICチツプの給電端子に極めて接近させて配置す
ることにより減結合回路内の導線の長さを減少せ
しめれば小さいキヤパシタンス値でパルス減衰を
行なうことができることは、すでに確認されてい
る事実である。例をあげると、特に制限なしに、
ICチツプに隣接してその給電端子間を内部で分
路するように0.05μFのキヤパシタンス値を挿入す
れば、これまで電流パルスの周波数に応じて0.1
ないし2μFの外部キヤパシタンスを必要としてい
た電流パルスの効果的減衰が可能になる。

さらに詳細に述べれば、本発明は、最終的には
導体として作用する間隔をもつた金属要素の格子
形配列を画定するように穴あけされたウエブを包
含する形式のリードフレームであつて、該リード
フレームの諸要素のうちの少なくとも１つが該金
属ウエブの面から偏向せしめられてキヤパシタの
取付座を画定し該キヤパシタをその上に電気的に
も機械的にも支持するようになつているリードフ
レームに関する。該キヤパシタはICチツプの取
付台をなし、該ICチツプの給電端子は該リード
フレームの諸要素に電気的に接続され、該諸要素
は該キヤパシタの諸端子に電気的に接続されて該
諸端子を物理的に支持する。このような状況下に
おいては、減結合キヤパシタとチツプの給電端子
との間の導線の長さは極めて短くされるので、従
来の導線および印刷回路配線によつて通常付加さ
れる誘導リアクタンスは最小化される。

このようにして本発明は、適当な回路担持シリ
コンチツプを付加することによりIC装置を形成
しうるようになつている改良されたリードフレー
ム構体であつて、キヤパシタが該チツプの物理的
支持体をなすように該リードフレームの金属性要
素と関連せしめられ、ICチツプの給電入力と該
キヤパシタとの間の導線の長さが最小ならしめら
れることを特徴とするリードフレーム構体を提供
することを目的とする。

本発明のもう１つの目的は、上述の形式のリー
ドフレーム構体を用いて製造されるIC装置を提
供することである。

本発明のもう１つの目的は、リードフレーム形
成のIC装置、すなわち、打抜かれた金属ウエブ
の骨格要素を用いて製造され且つ給電回路をスイ
ツチング・トランジエントの伝達に対して効果的
に減結合する内部キヤパシタ要素を包含したIC
装置であつて、該キヤパシタのキヤパシタンス値
が外部減結合を利用した場合に要するキヤパシタ
ンス値よりずつと小さくなつているIC装置を提
供することである。

本発明のさらにもう１つの目的は、上述の形式
のリードフレーム構体であつて、自動処理機械装
置によつて扱えるようになつている多数の相互接
続されたリードフレーム要素を包含しており、該
要素がシリコンチツプまたはこれに類するものの
機械的支持体としての機能をも有する内部減結合
キヤパシタを包含しているリードフレーム構体を
提供することである。

これらの諸目的およびその他の目的を達成する
ための本発明を添付図面を参照しつつ以下詳細に
説明する。

第１図には、公知の方法によつて食刻または穴
あけされることにより多数の空白領域を形成され
た細長い金属ウエブ１０が示されており、該空白
領域Ｂの間に残存している金属要素Ｍは、内部的
にはICチツプ１２に接続され、外部的にはIC装
置と印刷回路板などとの間に接続される導体を形
成している。

リードフレーム・ウエブ１０は自動処理装置と
係合するための複数の駆動孔すなわちスプロケツ
ト孔１３を包含し、これを利用してこの金属性格
子形配列を完成されたIC装置に仕上げるために
必要な後の各種諸段階を実行しうるようになつて
いる。

このリードフレームは一連の導体部１４ａ，１
４ｂ，１４ｃ等および１５ａ，１５ｂ，１５ｃ等
を包含しているが、これらの部分は第６図に示さ
れている完成されたIC装置においては一塊の重
合体材料３６内に実質的に埋没している。

通常の場合と同様に、導体部１４ａ，１４ｂ，
１４ｃ等および１５ａ，１５ｂ，１５ｃ等は内端
子部１４′ａ，１４′ｂ，１４′ｃ等および１５′
ａ，１５′ｂ，１５′ｃ等を有し、これらに対して
はICチツプ１２の諸端子が後述のようにして接
続される。前記導体部はまた中間端子部１４″ａ，
１４″ｂ，１４″ｃ等および１５″ａ，１５″ｂ，１
５″ｃ等をも有し、これらの部分は、第６図に示
されている完成IC装置から外部回路への接続の
ために突出している外端子部１４ａ，１４ｂ
および１５ａ，１５ｂ等に連なつている。

以上に説明した範囲では、このリードフレーム
は従来のものと本質的に同じものである。

本発明においては、最終的に給電回路への入力
を画定することになる導体部１４ａ，１５ａは、
最初中央橋絡部１６によつて連結されている内端
子端１４′ａ，１５′ａを有する。

本発明におけるリードフレーム構体製造の次の
段階では、中央橋絡部１６を実質的に第１図の中
央切断領域１７と共に切断して、２つの分離され
た金属要素１８，１９を画定する。次に、適宜の
整形機を用いて該要素１８，１９を屈曲し、垂直
脚２１，２２および水平脚２３，２４を画定す
る。

第４図および第５図から最もよくわかるよう
に、水平脚２３，２４は、好ましくは多層セラミ
ツク形のものであるキヤパシタＣに対する支持台
を画定する。このキヤパシタの終端２５，２６
は、垂直脚２１，２２および水平脚２３，２４に
はんだ付けなどにより電気的かつ機械的に接続さ
れる。

キヤパシタＣは上部表面部分２７を有し、これ
がICチツプ１２の台すなわち支持体をなしてい
る。チツプ１２は随意に、しかし好ましくは、キ
ヤパシタＣの上部表面２７上に付けられたエポキ
シなどの接着剤層２８上に着座せしめられる。そ
の後内端子端１４′ａおよび１５′ａは、導線３０
により通常の様式によつてチツプ１２のそれぞれ
の給電端子Ｐに接続される。

以上の説明から、外端子部１４ａが導体部１
４ａを経てキヤパシタＣの終端２６に電気的に接
続されることになるのは明らかである。同様にし
て、外端子部１５ａは導体部１５ａを経て該キ
ヤパシタの終端２５に電気的に接続されることに
なり、この結果、該キヤパシタはICチツプの給
電端子Ｐを橋絡するように配置されることにな
る。

次に、チツプ１２の他の端子Ｔが通常の様式で
導線３０′によりリードフレーム１０のそれぞれ
の内端子端１４′および１５′に接続され、導体間
の分路部Ｓ（第１図）を除去するために格子形配
列の切断が行なわれる。

リードフレーム、キヤパシタおよびICチツプ
１２を包含する構体が完成された後、この構体を
重合体塊３６内に埋込んでブロツクを形成する。
この重合体ブロツクは諸要素を密封し且つ導体部
を固定位置に保持する。次に、それぞれのユニツ
トを第１図の線３１，３１に沿つて切断し、それ
によつて導体部１４ａ，１４ｂ，１５ａ，１５ｂ
等をウエブの残余部分から分離して、導体部の端
部１４″ａ，１５″ａ等および口出線部１４ａ，
１５ａ等のみが重合体ブロツク１６から突出し
ているようにする。次に、口出線部１４ａ，１
５ａ等を屈曲して印刷回路板の取付孔に挿入で
きるようにする。

本技術分野に精通する者には知られているよう
に、１つまたは一連の相互接続されたリードフレ
ームであつてそれぞれがキヤパシタを取付けられ
ている該リードフレームを包含しているリードフ
レーム構体は、有用な製品として集積回路装置の
製造業者に供給される。製造業者は、これらのリ
ードフレーム構体を従来の通常の工程におけると
同様に処理する。しかし、従来の工程におけるよ
うにICチツプをリードフレームの金属部に取付
ける代わりに、ICチツプはエポキシ層２８上に
取付けられる。このエポキシ層２８はICチツプ
を取付ける直前にキヤパシタＣの表面２７に付与
されるもので、このエポキシはICチツプを固定
位置にしつかり固着させる手段をなす。製造業者
によつて行なわれるその後の処理工程は、現在そ
れぞれの通常のIC装置の製造において実施され
ている工程と全く同じものである。すなわち、
ICチツプを設置して固着させた後、金属リード
フレームの内端子１４′ａ，１４′ｂ，１４′ｃ等
および１５′ａ，１５′ｂ，１５′ｃ等の適当なも
のと、ICチツプ１２のそれぞれの端子Ｐおよび
Ｔとの間に、導線３０および３０′による種々の
接続が行なわれる。次に、このユニツトを重合体
塊中に埋込んでブロツクを形成した後、該ユニツ
トをウエブの残余部分から切離して口出線部が形
成される。

以上の説明から、本発明においては、ICチツ
プを取付けるための改良されたリードフレーム構
体であつて、キヤパシタがICチツプおよびその
給電端子の極めて近くに包含されることを特徴と
するリードフレーム構体が開示されていることが
認識されたはずである。キヤパシタとチツプの給
電端子Ｐとの間の接続は、第７図の従来技術にお
ける装置の比較的長い導線３２，３３よりも短い
導線３０にのみ限られているので、回路の誘導成
分は最小限に減少せしめられ、それによつて発生
するスイツチングパルスを減衰させるのに必要な
キヤパシタンスは外部に配置された減結合キヤパ
シタの場合に比較すると実質的に減少せしめられ
る。

さらに、本発明においては、内部減衰キヤパシ
タを有し、外形寸法が通常に製造されたIC装置
の場合より大きくない改良されたIC装置を開示
していることを認識すべきである。

本技術分野に精通し本開示を理解した者にはわ
かるように、通常の金属リードフレーム装置にお
いて、該装置の回路担持要素すなわちICチツプ
に対する支持構造を画定し且つ減結合キヤパシタ
として働くキヤパシタ部材を用いるという原理に
存在すると考えられる本発明の精神から逸脱する
ことなく多くの変形および改変が行なわれうる。
従つて、本発明は特許請求の範囲内において広い
意味に解釈されるべきものである。

【図面の簡単な説明】

第１図は、一連のICリードフレームを画定す
る細長いウエブの短い一部の平面図である。第２
図は第１図の２−２線における垂直断面図であ
る。第３図は、キヤパシタを組込んだ後のリード
フレーム構体の部分平面図である。第４図は、第
３図の４−４線における垂直断面図である。第５
図は、ICシリコンチツプを取付けたリードフレ
ームの拡大斜視図で、該チツプへ延長する接続を
示している図である。第６図は、完成された本発
明のIC装置の平面図である。第７図は、完成さ
れた従来技術のIC装置の平面図である。 １０……金属ウエブ、１２……ICチツプ、１
４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃ
……導体部、１４ａ，１４ｂ，１４ｃ，１
５ａ，１５ｂ，１５ｃ……外端子部、２
１，２２……垂直脚、２３，２４……水平脚、２
５，２６……キヤパシタの終端、２７……キヤパ
シタの上部表面、３０，３０′……導線、Ｃ……
キヤパシタ、Ｐ……ICチツプの給電端子。

Claims (1)

1. 【特許請求の範囲】 １ 一塊の重合体絶縁材料と、 前記重合体材料内に埋込まれた一体の金属ウエ
   ブから形成された金属の格子形配列であつて、前
   記格子形配列は前記重合体材料内に同一平面関係
   で整列して配置された導体部分を有する複数の導
   体部を含み、前記導体部は前記重合体材料から外
   方へ延長する外端子部を含み、前記重合体材料内
   の１対の前記導体部は支持台を画定する間隔を置
   いた内端子部を有し、前記支持台は前記導体部分
   の面から変位した１対の間隔を置いた取付部を含
   み、前記取付部の各々は前記導体部分の前記面か
   ら垂直に延びる垂直脚と、前記垂直脚から延びる
   水平脚を含み、前記水平脚は相互に同一平面に整
   列されかつ前記導体部分の前記面と平行な面内に
   あり、 前記支持台上に取付けられたキヤパシタとIC
   チツプの組合せサブアツセンブリであつて、前記
   キヤパシタは相対向する平行な端部を含み、前記
   端部は金属の終端を含み、前記キヤパシタは前記
   端部の間に延びる上部表面と下部表面を含み、ま
   た前記ICチツプは前記上部表面と前記ICチツプ
   との間に介在する接着剤層により前記キヤパシタ
   の前記上部表面に接着され、前記ICチツプは複
   数の端子と１対の給電端子を含み、前記サブアツ
   センブリは、前記キヤパシタの前記端部の各々が
   前記垂直脚のそれぞれ１つと当接関係に配置され
   かつ前記キヤパシタの前記下部表面が前記水平脚
   上に配置されるように前記支持台上に取付けら
   れ、前記接着剤層は前記サブアツセンブリが取付
   けられた位置においては前記導体部の平面と整列
   して配置され、前記キヤパシタの前記終端の各各
   は前記支持台の前記取付部のそれぞれ１つに接続
   され、 前記キヤパシタの表面から変位した前記取付部
   を前記ICチツプの前記給電端子に接続する第１
   の対の導体であつてこれにより、前記ICチツプ
   の前記給電端子は前記キヤパシタにより分路が作
   られ、 前記キヤパシタの表面から変位した前記ICチ
   ツプの前記複数の端子を前記導体部の他の部分に
   接続する追加の導線とからなる集積回路装置。