JPS60206055A - リ−ド端子線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、抵抗、トランジスタ等の電子回路素子が集
積化して実装されたチップのリード端子線に関する。

〔従来技術〕

近年、トランジスタ□、尋の他覚子回路素子を・１つの
セラミック基板等のチップに集積化して実質する技術が
進歩し、各電子機器の小形で且つ大容量のものが広く利
用されている。このような電子回路素子が多数実装され
たチップには、そのマイクリボンディング工程によって
、回路パターンが印刷されたプリント基板と電気的に接
続するためのリード端子線が取り付けられている。この
リード端子線は、一般にリードフレームと称される帯状
体に形成されたものをチップ形状に合わせて切断し、ま
たボンディングを行ってチップに取り付けられるもので
ある。

従来、この種のリード端子線としては、例えば一端をチ
ップ上の接続端子に接続したもの、あるいはチップを挾
持するようにして接続したものが知られているが、これ
らは何れもプリント基板に９殺された貫通孔に他端部を
嵌め込み、半田付等により取り付けられる構造となって
いるため、実際にチップに接続するリード端子線の実装
密度は低いものになってしまう。即ち、プリント基板に
リード端子線の貫通孔を穿設しなければならないが、そ
の間隔には限度があり、特に抵抗素子を多数実装したチ
ップではリード端子線の数が短いチップ長に対し多数必
要となるため不都合が生じる。

そこで、チップの幅方向に対して隣接するリード端子線
を交差させることによりリード端子線間の間隔を倍にす
ることが提案されているが、この場合チップの片側にし
かリード端子線を接続することができず、大容量の電子
回路素子を実装したチップには適用することができない
。また、プリント基板にリード端子線用の貫通孔を設け
ずにチップ面に接続するようにした所謂面付けを行うこ
とにより、リード端子線の実装密度を高めたものも利用
されているが、リード゛端子線とチップの一膨張、係数
の相異、あるいは外部の振動等に起因して接続箇所が破
壊されたり断線したりする問題点があった。このように
、従来のリード端子線にあっては、抵抗素子など多数の
電子回路が集積化されたチップに対して実装密度が低く
、また熱膨張あるいは振動に対する強度が低いという問
題点があった。

〔発明の目的〕

この発明は、上記のような従来の問題点に着目してなさ
れたもので、プリント基板に面付けする一端部と任意の
高さをもって平行になるように他端部を折り曲げて形成
することにより、実装密度が高くしかも熱膨張、振動に
対する強度が高いリード端子線を提供することを目的と
している。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図は、こめ発明に係るリード端子線を示す平面図で
、多数のリード端子線を帯状体に形成したリードフレー
ムを示しである。また、第２図はその側面図を示す。こ
のリードフレーム１は、両側に所定のピッチで基準孔２
が設けられており、図外のフレーム搬送装置により送給
され、切断、チップ取付、ボンディング等の作栗が行わ
れる。

チップを取り付ける部分は中央付近が切断され、プリン
ト基板（図示せず）上の接続端子にその基板面と平行に
接続するための一端部３が形成され、この一端部３と任
意の高さｈを持って平行に他端部４が形成されている。

第３図は、上記リードフレーム１にチップ５を取り付け
た図を示す。また第４図は、その側面図である。チップ
５には多数の電子回路素子が実装されており、前記リー
ド端子線の他端部４がチップ５の下面の接続端子にそれ
ぞれ接続される。そして、以後の工程でリードフレーム
１の両側部分が切り離され、両側にリード端子線を接続
したチップとして供される。

上記のように形成されたチップ５は、回路配線されたプ
リント基板に、その両側に多数接続されたリード端子線
の一端部３がそれぞれ面付けされることにより取り付け
られる。その際、リード端子線は、その一端部３がプリ
ント基板を貫通することなく面付けによって接続される
ので、隣接するリード端子線の間隔を短くすることが可
能で、実装密度を高くすることができる。また、一端部
３と他端部４は互いに略平行となるように２回折り曲げ
て（図では略直角に折り曲げである）形成されているの
で、熱膨張係数の相異、−あるいは振動に起因する接続
箇所の破壊、断線等を防ぐことができる。これは、折り
曲げた部分がダンパーとして作用するためで、適当な高
さｈを設定することにより取付強度の高いものが得られ
るものである。

上述したリード端子線の形成に際しては、第５図に示す
ような通常のリードフレーム１から形成することが可能
である。即ち、帯状体のリードフレーム１から先ずチッ
プ５の長さ分だけ中央付近を切断する。そして、左右両
側から２回逆方向に約９０度ずつ折り曲げ、一端部３と
他端部４とが略平行になるように形成１シ、その他端部
４の上側にチップ５を取り付け、ボンディング工程で電
気的に接続する。その後不必要となる両側の部分を切り
離せばよい。これにより、特に抵抗素子などを高密度に
集積化したチップ５において、リード端子線の実装密度
を高６ることができるので有益であり、プリント基板の
小型化を図ることが可能となり、しかも貫通孔を設ける
必要はない。

〔発明の効果〕

２ 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 多数の電子回路素子が実装されたチップと回路配線され
   たプリントｓ板とを電気的に接続するリード端子線であ
   って、プリント基板上の接続端子に該基板面と平行に接
   続する一端部を形成し、この一端部と任意の高さを持っ
   て平行で且つチップ上の接続端子に該チップ面と平行し
   て接続する他端部を折り曲げて一体形成したことを特徴
   とするリード端子線。