JPS63172507A - バツフア回路 - Google Patents
バツフア回路Info
- Publication number
- JPS63172507A JPS63172507A JP62003519A JP351987A JPS63172507A JP S63172507 A JPS63172507 A JP S63172507A JP 62003519 A JP62003519 A JP 62003519A JP 351987 A JP351987 A JP 351987A JP S63172507 A JPS63172507 A JP S63172507A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- buffer circuit
- emitter
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号を出力するバッファ回路に関する
ものである。
ものである。
従来の技術 ゛
近年、映像、音声の双方の技術が融合し、新たなメディ
アが開発されている。また、これに伴い、信号の高品質
化が要求されるようになった。アナログ映像信号処理に
おいては、群遅延特性1周波数特性の改善、S/N比の
改良、ダイナミックレンジの確保、vA分利得、微分位
相の改善等が求められる。特に、映像信号を出力するバ
ッファ回路は、ダイナミックレンジを確保することが難
しいことがある。バッファ回路としては、たとえば従来
例30として第2図のような構成が考えられる。
アが開発されている。また、これに伴い、信号の高品質
化が要求されるようになった。アナログ映像信号処理に
おいては、群遅延特性1周波数特性の改善、S/N比の
改良、ダイナミックレンジの確保、vA分利得、微分位
相の改善等が求められる。特に、映像信号を出力するバ
ッファ回路は、ダイナミックレンジを確保することが難
しいことがある。バッファ回路としては、たとえば従来
例30として第2図のような構成が考えられる。
第2図において、入力端子3に入力された信号は、l経
路としてトランジスタ32.35を経て出力端子4に現
われ、他のl経路としてトランジスタ33.36を経て
出力端子4に現れるという、プッシュプル回路になって
いる。
路としてトランジスタ32.35を経て出力端子4に現
われ、他のl経路としてトランジスタ33.36を経て
出力端子4に現れるという、プッシュプル回路になって
いる。
発明が解決しようとする問題点
従来例30において、入力端子3への入力電圧をvlN
とすると、トランジスタ32がオンするためには、 vINlvCC−v8F:11 (VBBl:トランジスタ32のベース・エミッタ間電
圧、約0.7V) (vCC’CC型圧 ) とならねばならない、また、同様に、トランジスタ33
がオンするためには、 vIN>v8B!I (vBB!I’)ランジスタ33のベース・エミッタ間
電圧、約0.7 V) が要求される。すなわち、 V81EIZvIN”CCvaam に制限され、特に、電源電圧vccが低い場合、ダイナ
ミックレンジが狭くなるという問題があった。
とすると、トランジスタ32がオンするためには、 vINlvCC−v8F:11 (VBBl:トランジスタ32のベース・エミッタ間電
圧、約0.7V) (vCC’CC型圧 ) とならねばならない、また、同様に、トランジスタ33
がオンするためには、 vIN>v8B!I (vBB!I’)ランジスタ33のベース・エミッタ間
電圧、約0.7 V) が要求される。すなわち、 V81EIZvIN”CCvaam に制限され、特に、電源電圧vccが低い場合、ダイナ
ミックレンジが狭くなるという問題があった。
問題点を解決するための手段
上記問題点を解決するために、本発明のバッファ回路は
、入力信号が、第1のエミッタホロワ回路を経て、能動
負荷を具備する第2のエミッタホロワ回路に入力されて
、出力されるように構成されており、第2のエミッタホ
ロワ回路の能動負荷は、入力信号の位相を反転する位相
反転回路によって制御されるように構成されている。
、入力信号が、第1のエミッタホロワ回路を経て、能動
負荷を具備する第2のエミッタホロワ回路に入力されて
、出力されるように構成されており、第2のエミッタホ
ロワ回路の能動負荷は、入力信号の位相を反転する位相
反転回路によって制御されるように構成されている。
作用
本発明は、上記した構成をとることにより、従来例より
広いダイナミックレンジを有するバッファ回路を実現で
きる。
広いダイナミックレンジを有するバッファ回路を実現で
きる。
実施例
以下、本発明のバッファ回路の一実施例について、図面
に基づいて説明する。
に基づいて説明する。
第1図は、本発明におけるバッファ回路100を示す、
入力端子lに入力された信号は、第1のエミッタホロワ
回路300を経て、第2のエミッタホロワ回路400に
入力される。ここで、入力端子vINが高い場合、位相
反転回路200のトランジスタ8のエミッタ電流が上昇
し、抵抗6を流れる電流が減少する。その結果、トラン
ジスタ9のエミッタ電流が減少し、トランジスタ9とト
ランジスタ11が、カレントミラーを構成しているため
、第2のエミッタホロワ回路400の能動負荷となって
いるトランジスタ11のエミッタ電流が減少する。した
がって、vINが高い時、トランジスタlOのエミッタ
電流は、出力端子2を経て、コンデンサ12.負荷抵抗
13に供給される。入力電圧vINが低い時、同様にし
て、トランジスタ11のエミッタ電流が増加し、コンデ
ンサ12に蓄えられた電荷は、トランジスタ11に流れ
込み、また、トランジスタlOのエミッタ電流も、同じ
くトランジスタ・10に流れる。
入力端子lに入力された信号は、第1のエミッタホロワ
回路300を経て、第2のエミッタホロワ回路400に
入力される。ここで、入力端子vINが高い場合、位相
反転回路200のトランジスタ8のエミッタ電流が上昇
し、抵抗6を流れる電流が減少する。その結果、トラン
ジスタ9のエミッタ電流が減少し、トランジスタ9とト
ランジスタ11が、カレントミラーを構成しているため
、第2のエミッタホロワ回路400の能動負荷となって
いるトランジスタ11のエミッタ電流が減少する。した
がって、vINが高い時、トランジスタlOのエミッタ
電流は、出力端子2を経て、コンデンサ12.負荷抵抗
13に供給される。入力電圧vINが低い時、同様にし
て、トランジスタ11のエミッタ電流が増加し、コンデ
ンサ12に蓄えられた電荷は、トランジスタ11に流れ
込み、また、トランジスタlOのエミッタ電流も、同じ
くトランジスタ・10に流れる。
ここで、バッファ回路10Gのダイナミックレンジをみ
ると、 v Zv zv CB ll IN 13B?(v
B8?’)ランジスタフのベース・エミッタ電圧) (■ :トランジスタ11のコレクタCEI I
+ ・エミッタ電圧) ここで、vB B ?は、前記従来例30におけるv、
BMと等しイ、シかし、vcBllは、0.2〜0.3
v程度であり、前記v88!Iより小さいため、ダイナ
ミックレンジが拡大される。
ると、 v Zv zv CB ll IN 13B?(v
B8?’)ランジスタフのベース・エミッタ電圧) (■ :トランジスタ11のコレクタCEI I
+ ・エミッタ電圧) ここで、vB B ?は、前記従来例30におけるv、
BMと等しイ、シかし、vcBllは、0.2〜0.3
v程度であり、前記v88!Iより小さいため、ダイナ
ミックレンジが拡大される。
なお、第1図に示した実施例100においては、抵抗5
を使用したが、能動負荷としてもよい、また、トランジ
スタ10.11は、2個以上並列に接続してもよい、ま
た、トランジスタ9と、トランジスタ11をカレントミ
ラーとして構成したが、トランジスタ11のベースを、
トランジスタ8のコレクタで直接にドライブしてもよい
、さらに、位相反転回路200として、前記の構成を示
したが、位相反転機能を有し、反転位相電圧をトランジ
スタ11のベースに供給できる、より一般的な位相反転
ブロックを使用してもよい。
を使用したが、能動負荷としてもよい、また、トランジ
スタ10.11は、2個以上並列に接続してもよい、ま
た、トランジスタ9と、トランジスタ11をカレントミ
ラーとして構成したが、トランジスタ11のベースを、
トランジスタ8のコレクタで直接にドライブしてもよい
、さらに、位相反転回路200として、前記の構成を示
したが、位相反転機能を有し、反転位相電圧をトランジ
スタ11のベースに供給できる、より一般的な位相反転
ブロックを使用してもよい。
発明の効果
本発明は、上記構成をとることにより、従来手法では限
界のあったダイナミックレンジに対し、より広いダイナ
ミックレンジを許容できるバッファ回路を提供する。
界のあったダイナミックレンジに対し、より広いダイナ
ミックレンジを許容できるバッファ回路を提供する。
【図面の簡単な説明】
第1図は本発明のバッファ回路の一例を示す回路図、第
2図は従来例を示す回路図である。 l・・・・・・入力端子、2・・・・・・出力端子、5
・・・・・・抵抗、6・・・・・・抵抗、7・・・・・
・トランジスタ、8・・・・・・トランジスタ、9・・
・・・・トランジスタ、10・・・i・・トランジスタ
、11・・・・・・トランジスタ、12・・・・・・コ
ンデンサ、13・・・・・・負荷抵抗、100・・・・
=・バッファ回路、200・・・・・・位相反転回路、
300・・・・・・第1のエミッタホロワ回路、400
・・・・・・第2のエミッタホロワ回路。
2図は従来例を示す回路図である。 l・・・・・・入力端子、2・・・・・・出力端子、5
・・・・・・抵抗、6・・・・・・抵抗、7・・・・・
・トランジスタ、8・・・・・・トランジスタ、9・・
・・・・トランジスタ、10・・・i・・トランジスタ
、11・・・・・・トランジスタ、12・・・・・・コ
ンデンサ、13・・・・・・負荷抵抗、100・・・・
=・バッファ回路、200・・・・・・位相反転回路、
300・・・・・・第1のエミッタホロワ回路、400
・・・・・・第2のエミッタホロワ回路。
Claims (1)
- 入力信号が、第1のエミッタホロワ回路を経て、能動負
荷を具備する第2のエミッタホロワ回路に入力されて、
出力されるように構成されており、第2のエミッタホロ
ワ回路の能動負荷は、入力信号の位相を反転する位相反
転回路によって制御されることを特徴とするバッファ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62003519A JPS63172507A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62003519A JPS63172507A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63172507A true JPS63172507A (ja) | 1988-07-16 |
Family
ID=11559618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62003519A Pending JPS63172507A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63172507A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166317A (en) * | 1979-06-13 | 1980-12-25 | Nec Corp | Electric power amplifier |
-
1987
- 1987-01-09 JP JP62003519A patent/JPS63172507A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166317A (en) * | 1979-06-13 | 1980-12-25 | Nec Corp | Electric power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS614310A (ja) | レベルシフト回路 | |
| JPH0132566B2 (ja) | ||
| JPH01226204A (ja) | 非対称差動増幅器 | |
| JPS6047503A (ja) | 集積トランジスタ高周波水晶発振回路 | |
| JPS63172508A (ja) | バツフア回路 | |
| JPH021408B2 (ja) | ||
| JPS63172509A (ja) | バツフア回路 | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPH0223089B2 (ja) | ||
| JPH0145242B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JP2800522B2 (ja) | 電流切換回路 | |
| JPH0198308A (ja) | 電圧制御増幅器 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPS59185007A (ja) | フイ−ドバツク回路 | |
| JP2761806B2 (ja) | 信号処理装置 | |
| JPS5930311A (ja) | キラ−回路 | |
| JPS5862936A (ja) | 電子スイツチ回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPS63208374A (ja) | クランプ装置 | |
| JPS61181277A (ja) | クランプ回路 | |
| JPS609216A (ja) | 比較回路 | |
| JPS60158710A (ja) | リミッター回路 |