JPS6317334B2 - - Google Patents
Info
- Publication number
- JPS6317334B2 JPS6317334B2 JP57162730A JP16273082A JPS6317334B2 JP S6317334 B2 JPS6317334 B2 JP S6317334B2 JP 57162730 A JP57162730 A JP 57162730A JP 16273082 A JP16273082 A JP 16273082A JP S6317334 B2 JPS6317334 B2 JP S6317334B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- silicon dioxide
- dielectric film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は誘電体分離半導体集積回路装置の製造
方法の係るもので、特に二酸化シリコンの誘電体
膜によつて絶縁分離された単結晶シリコンの島に
素子を形成する誘電体分離半導体集積回路装置の
製造方法に関するものである。
方法の係るもので、特に二酸化シリコンの誘電体
膜によつて絶縁分離された単結晶シリコンの島に
素子を形成する誘電体分離半導体集積回路装置の
製造方法に関するものである。
半導体集積回路装置における素子の分離方法と
しては古くからPN接合分離が用いられている。
しかし、種々の特性の面で優れている誘電体絶縁
分離技術が注目され、その利用について検討が重
ねられている。
しては古くからPN接合分離が用いられている。
しかし、種々の特性の面で優れている誘電体絶縁
分離技術が注目され、その利用について検討が重
ねられている。
この誘電体絶縁分離にもいくつかのタイプがあ
るが、最も一般的なものは単結晶シリコンの島の
側面と底面を二酸化シリコンの誘電体膜が覆い、
この誘電体膜の周囲は多結晶シリコン層が形成さ
れ、この多結晶シリコンによつて単結晶シリコン
の島が支持される構造となつている。
るが、最も一般的なものは単結晶シリコンの島の
側面と底面を二酸化シリコンの誘電体膜が覆い、
この誘電体膜の周囲は多結晶シリコン層が形成さ
れ、この多結晶シリコンによつて単結晶シリコン
の島が支持される構造となつている。
上記のような誘電体絶縁分離基板は、シリコン
結晶面の異方性を利用してエツチングによりＶ字
形の溝を形成し、その表面を酸化して酸化膜を形
成し、更にその上にシリコンを堆積させて多結晶
シリコンを成長させて形成する。単結晶シリコン
を裏面から酸化膜が露出するまで研磨することに
よつて基板が完成する。
結晶面の異方性を利用してエツチングによりＶ字
形の溝を形成し、その表面を酸化して酸化膜を形
成し、更にその上にシリコンを堆積させて多結晶
シリコンを成長させて形成する。単結晶シリコン
を裏面から酸化膜が露出するまで研磨することに
よつて基板が完成する。
第１図は、上記のようにして製造された誘電体
分離集積回路用基板の一例の正面断面図である。
単結晶シリコン１０が、二酸化シリコンの誘電体
膜１１によつて絶縁分離され、多結晶シリコン１
２によつて支持されている。この場合、二酸化シ
リコンの誘電体膜１１は三層となつており、各々
の層の間には多結晶シリコン層が存在する。これ
は、基板の容量を減少したりするためにとられる
構造である。ここで、二酸化シリコンの誘電体膜
１１は基板表面に露出しており、素子を単結晶の
島に形成する際に、特に、酸化膜の形成の際に酸
化膜の成長の厚みに差が生じること、また、酸化
膜の除去の際に一部が侵されて凹部が形成される
ことといつた、問題が生じている。
分離集積回路用基板の一例の正面断面図である。
単結晶シリコン１０が、二酸化シリコンの誘電体
膜１１によつて絶縁分離され、多結晶シリコン１
２によつて支持されている。この場合、二酸化シ
リコンの誘電体膜１１は三層となつており、各々
の層の間には多結晶シリコン層が存在する。これ
は、基板の容量を減少したりするためにとられる
構造である。ここで、二酸化シリコンの誘電体膜
１１は基板表面に露出しており、素子を単結晶の
島に形成する際に、特に、酸化膜の形成の際に酸
化膜の成長の厚みに差が生じること、また、酸化
膜の除去の際に一部が侵されて凹部が形成される
ことといつた、問題が生じている。
本発明は、上記のような問題を解決して、誘電
体膜表面上に凹凸が形成されることなく、平坦な
酸化膜の表面を形成することを目的とする。
体膜表面上に凹凸が形成されることなく、平坦な
酸化膜の表面を形成することを目的とする。
それによつて、配線の断線やそこに溜る薬品な
どによる特性の劣化を防止しようとするものであ
る。
どによる特性の劣化を防止しようとするものであ
る。
本発明による誘電体分離半導体集積回路装置の
製造方法においては、二酸化シリコンの誘電体膜
の露出する表面を窒化シリコン膜で覆うことによ
つて上記の目的を達成する。
製造方法においては、二酸化シリコンの誘電体膜
の露出する表面を窒化シリコン膜で覆うことによ
つて上記の目的を達成する。
以下、図面に従つて、従来の誘電体分離半導体
集積回路装置の製造方法と比較しながら、本発明
の実施例を説明する。
集積回路装置の製造方法と比較しながら、本発明
の実施例を説明する。
第２図は、基板表面のイニシアル酸化の従来の
例を示す部分正面断面図である。通常熱生成によ
つてシリコンを酸化して6000〜8000Åの二酸化シ
リコン膜２１を成長させているが、誘電体分離基
板の誘電体膜である二酸化シリコンの表面におい
ては二酸化シリコン膜２１が生長しにくくなつ
て、この部分に凹部が形成されることになる。こ
の凹部にエツチング液などの薬品が溜まると、こ
れが装置の特性の劣化の原因となる。
例を示す部分正面断面図である。通常熱生成によ
つてシリコンを酸化して6000〜8000Åの二酸化シ
リコン膜２１を成長させているが、誘電体分離基
板の誘電体膜である二酸化シリコンの表面におい
ては二酸化シリコン膜２１が生長しにくくなつ
て、この部分に凹部が形成されることになる。こ
の凹部にエツチング液などの薬品が溜まると、こ
れが装置の特性の劣化の原因となる。
そこでイニシアル酸化の前に、誘電体膜の表面
上に窒化シリコン膜を形成しておくのが、本発明
による誘電体分離半導体集積回路用装置の製造方
法である。すなわち、第４図のように、誘電体膜
３１の露出する表面に窒化シリコン膜３２を形成
しておき、その後にイニシアル酸化膜を気相成長
法によつて形成するものである。この例では、二
酸化シリコン膜３３の上に窒化シリコン膜３２を
形成しているが、窒化シリコン膜だけでも良い。
窒化シリコン膜３２の厚みは通常200〜1000Å程
度で十分である。なお、ここでイニシアル酸化膜
は熱生成によることはできないのでCVD法など
によつて形成する。通常、窒化シリコンと二酸化
シリコンの厚みの合計は6000〜10000Åとする。
上に窒化シリコン膜を形成しておくのが、本発明
による誘電体分離半導体集積回路用装置の製造方
法である。すなわち、第４図のように、誘電体膜
３１の露出する表面に窒化シリコン膜３２を形成
しておき、その後にイニシアル酸化膜を気相成長
法によつて形成するものである。この例では、二
酸化シリコン膜３３の上に窒化シリコン膜３２を
形成しているが、窒化シリコン膜だけでも良い。
窒化シリコン膜３２の厚みは通常200〜1000Å程
度で十分である。なお、ここでイニシアル酸化膜
は熱生成によることはできないのでCVD法など
によつて形成する。通常、窒化シリコンと二酸化
シリコンの厚みの合計は6000〜10000Åとする。
第３図は、単結晶シリコンの島の中に素子が形
成された後に、表面の酸化膜が一旦除去され、そ
の後にパツシベーシヨンのために二酸化シリコン
膜を表面に形成した従来の装置の一例の部分正面
断面図を示す。一旦酸化膜を除去するのは、装置
を低ノイズ化するためや、パツシベーシヨン膜内
の不純物の濃度を制御するためであるが、この酸
化膜の全面除去の際に、二酸化シリコンの誘電体
膜２２の一部も除去されてこの部分が凹部とな
る。したがつて、その上に二酸化シリコンの膜２
３をCVD法により形成しても、この凹部に段差
が生じてしまう。すなわち、堆積する二酸化シリ
コンの一部が凹部に充填されることになる。これ
が、後に形成される酸化膜上のアルミ配線の断線
の原因ともなる。
成された後に、表面の酸化膜が一旦除去され、そ
の後にパツシベーシヨンのために二酸化シリコン
膜を表面に形成した従来の装置の一例の部分正面
断面図を示す。一旦酸化膜を除去するのは、装置
を低ノイズ化するためや、パツシベーシヨン膜内
の不純物の濃度を制御するためであるが、この酸
化膜の全面除去の際に、二酸化シリコンの誘電体
膜２２の一部も除去されてこの部分が凹部とな
る。したがつて、その上に二酸化シリコンの膜２
３をCVD法により形成しても、この凹部に段差
が生じてしまう。すなわち、堆積する二酸化シリ
コンの一部が凹部に充填されることになる。これ
が、後に形成される酸化膜上のアルミ配線の断線
の原因ともなる。
本発明により、二酸化シリコンの露出する表面
に窒化シリコン３２を形成しておけば、第５図の
ように、誘電体膜３１は全面の酸化膜除去の際に
も侵されることなく、CVD法により全面にパツ
シベーシヨンの二酸化シリコン膜３４を形成すれ
ば良い。
に窒化シリコン３２を形成しておけば、第５図の
ように、誘電体膜３１は全面の酸化膜除去の際に
も侵されることなく、CVD法により全面にパツ
シベーシヨンの二酸化シリコン膜３４を形成すれ
ば良い。
以上のように、本発明においては、基板に素子
を形成する前に誘電体膜を覆う窒化シリコン膜を
形成しておく。これによつて、後の工程において
誘電体膜が侵されることを防止するものである。
を形成する前に誘電体膜を覆う窒化シリコン膜を
形成しておく。これによつて、後の工程において
誘電体膜が侵されることを防止するものである。
本発明によれば、酸化膜表面に段差が生じるこ
ともなく、配線パターンにおける断線も防止でき
る。
ともなく、配線パターンにおける断線も防止でき
る。
また、エツチング液などの薬品、レジストの残
滓などが溜まることによつて生じる特性の劣化を
防止することができる。
滓などが溜まることによつて生じる特性の劣化を
防止することができる。
第１図、第２図、第３図は従来の誘電体分離半
導体集積回路装置の製造方法を示す部分正面断面
図、第４図、第５図は本発明の実施例を示す部分
正面断面図である。 １１，２２，３１……誘電体膜、２１，２３，
３３……二酸化シリコン膜、３２……窒化シリコ
ン膜。
導体集積回路装置の製造方法を示す部分正面断面
図、第４図、第５図は本発明の実施例を示す部分
正面断面図である。 １１，２２，３１……誘電体膜、２１，２３，
３３……二酸化シリコン膜、３２……窒化シリコ
ン膜。
Claims (1)
- １ 単結晶シリコンの島が二酸化シリコンの誘電
体膜によつて分離されるとともに多結晶シリコン
によつて支持された誘電体分離基板に素子を形成
する誘電体分離半導体集積回路装置の製造方法に
おいて、多結晶シリコンを形成した後に、単結晶
シリコン基板を研磨して該二酸化シリコンの誘電
体膜を露出させ、素子を形成する前に、該露出す
る二酸化シリコンの誘電体膜を窒化シリコン膜で
覆い、該窒化シリコン膜を含む基板表面に気相成
長法によりイニシヤル酸化膜を形成することを特
徴とする誘電体分離半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162730A JPS5951544A (ja) | 1982-09-17 | 1982-09-17 | 誘電体分離半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162730A JPS5951544A (ja) | 1982-09-17 | 1982-09-17 | 誘電体分離半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951544A JPS5951544A (ja) | 1984-03-26 |
| JPS6317334B2 true JPS6317334B2 (ja) | 1988-04-13 |
Family
ID=15760174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162730A Granted JPS5951544A (ja) | 1982-09-17 | 1982-09-17 | 誘電体分離半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951544A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177644A (ja) * | 1984-02-23 | 1985-09-11 | Matsushita Electric Works Ltd | 高耐圧半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568842A (en) * | 1979-07-04 | 1981-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit device |
-
1982
- 1982-09-17 JP JP57162730A patent/JPS5951544A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951544A (ja) | 1984-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423422B2 (ja) | ||
| JPH0834242B2 (ja) | 半導体装置およびその製造方法 | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| JPH11330226A (ja) | 浅いトレンチアイソレ―ション方法 | |
| US5061653A (en) | Trench isolation process | |
| JPH0758676B2 (ja) | 半導体装置における基板の製造方法 | |
| JP2589209B2 (ja) | 半導体装置の素子間分離領域の形成方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPS6317334B2 (ja) | ||
| US5208167A (en) | Method for producing SOI substrate | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPS6351537B2 (ja) | ||
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS6244415B2 (ja) | ||
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| KR100204418B1 (ko) | 반도체 소자 분리방법 | |
| JPS6359538B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JPH0258778B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPH0737974A (ja) | 半導体装置の製造方法 | |
| JPS6226182B2 (ja) |