JPS6317349B2 - - Google Patents
Info
- Publication number
- JPS6317349B2 JPS6317349B2 JP58001184A JP118483A JPS6317349B2 JP S6317349 B2 JPS6317349 B2 JP S6317349B2 JP 58001184 A JP58001184 A JP 58001184A JP 118483 A JP118483 A JP 118483A JP S6317349 B2 JPS6317349 B2 JP S6317349B2
- Authority
- JP
- Japan
- Prior art keywords
- cutting die
- layer
- deposited
- coating layer
- deposited layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005520 cutting process Methods 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 15
- 239000011247 coating layer Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明はリフトオフ法を用いたパターニングに
関するものである。
関するものである。
リフトオフ技術は、薄膜のパターニングに用い
られる重要技術の一つである。これは例えば、フ
オトレジストを用いて抜き型を形成し、この開孔
部を通じて堆積物を蒸着し、不要部分を抜き型と
ともに除去する事により、必要な堆積層パターン
を実現する技術である。
られる重要技術の一つである。これは例えば、フ
オトレジストを用いて抜き型を形成し、この開孔
部を通じて堆積物を蒸着し、不要部分を抜き型と
ともに除去する事により、必要な堆積層パターン
を実現する技術である。
従来のリフトオフ技術では、抜き型上の堆積層
と抜き型の無い主面上の堆積層とを分離するため
に抜き型はその上層部が下層部よりはり出したい
わゆる庇構造が必要であつた。あるいは抜き型の
パターンエツジで段切れが生じる程度に薄い堆積
層の場合には庇構造を持たない抜き型も考えられ
る。しかし抜き型の構造が庇構造であるか無いか
にかかわらずそれぞれ第1図a、第2図aに示す
如くどちらの場合も抜き型の側面にも堆積物が付
着し、その結果それぞれ第1図b第2図bに示す
如くどちらの場合にも抜き型を除去してパターニ
ングを完了した後に不要な堆積物が残りパターン
エツジにいわゆるバリ15が生じる。
と抜き型の無い主面上の堆積層とを分離するため
に抜き型はその上層部が下層部よりはり出したい
わゆる庇構造が必要であつた。あるいは抜き型の
パターンエツジで段切れが生じる程度に薄い堆積
層の場合には庇構造を持たない抜き型も考えられ
る。しかし抜き型の構造が庇構造であるか無いか
にかかわらずそれぞれ第1図a、第2図aに示す
如くどちらの場合も抜き型の側面にも堆積物が付
着し、その結果それぞれ第1図b第2図bに示す
如くどちらの場合にも抜き型を除去してパターニ
ングを完了した後に不要な堆積物が残りパターン
エツジにいわゆるバリ15が生じる。
本発明の目的はバリの発生を低減する事ができ
るリフトオフ法によるパターン形式法を提供する
事にある。
るリフトオフ法によるパターン形式法を提供する
事にある。
本発明によればリフトオフ法において抜き型を
設ける工程と、該抜き型によつてパターニングさ
れる堆積層を設ける工程と、該堆積層をおおう被
覆層を設けて該被覆層と該抜き型とで不必要な堆
積層をはさむ工程と、該抜き型及び被覆層を機械
的振動を加えながら除去する工程とを含む事を特
徴とするリフトオフ法によるパターン形成法が得
られる。
設ける工程と、該抜き型によつてパターニングさ
れる堆積層を設ける工程と、該堆積層をおおう被
覆層を設けて該被覆層と該抜き型とで不必要な堆
積層をはさむ工程と、該抜き型及び被覆層を機械
的振動を加えながら除去する工程とを含む事を特
徴とするリフトオフ法によるパターン形成法が得
られる。
以下図面を参照して本発明を詳細に説明する。
本発明の原理を第3図a〜dを用いて説明す
る。基部層1の主表面上の堆積層を必要としない
部分に抜き型2を形成し(第3図a)、しかる後
に堆積層3を形成し(第3図b)、その後堆堆積
層3を覆う、被覆層4を例えばフオトレジスト等
を用いて形成し(第3図c)、しかる後に該抜き
型2と該被覆層4に機械的振動を加えながら該被
覆層4と該抜き型2を除去する事により、堆積層
のパターンを形成する。(第3図d) 以上の結果バリの発生が少ないエツジを有する
堆積層のパターンが得られる。すなわち抜き型の
側面に付着した堆積物を含む不要な堆積層は抜き
型2と被覆層4にはさまれ、機械的振動が加えら
れてこれ等が除去される時に、該不要な堆積層も
同時に除去される従つてこの方法を用いればバリ
の少ないエツジを有する堆積層パターンが実現で
きる。
る。基部層1の主表面上の堆積層を必要としない
部分に抜き型2を形成し(第3図a)、しかる後
に堆積層3を形成し(第3図b)、その後堆堆積
層3を覆う、被覆層4を例えばフオトレジスト等
を用いて形成し(第3図c)、しかる後に該抜き
型2と該被覆層4に機械的振動を加えながら該被
覆層4と該抜き型2を除去する事により、堆積層
のパターンを形成する。(第3図d) 以上の結果バリの発生が少ないエツジを有する
堆積層のパターンが得られる。すなわち抜き型の
側面に付着した堆積物を含む不要な堆積層は抜き
型2と被覆層4にはさまれ、機械的振動が加えら
れてこれ等が除去される時に、該不要な堆積層も
同時に除去される従つてこの方法を用いればバリ
の少ないエツジを有する堆積層パターンが実現で
きる。
次に本発明をより良く理解する為に実施例をあ
げて説明する。第4図a〜fを用いて本発明の好
ましい実施例としてジヨセフソン素子の基部電極
をおおいその一部に接合部を含む絶縁層の製造方
法を説明する。第4図aに示す如く絶縁基板5上
に例えばAu−Pb−Inのような鉛合金等の超伝導
材料を用いて例えば厚さ200nmの基部電極6を形
成する。次に第4図bに示す如く該基部電極6の
絶縁層を設ける以外の部分にポジテイブ型のフオ
トレジストを用いて抜き型7を形成する。抜き型
の構造は例えば露光後約10分間クロロベンゼンに
浸漬した後オーバー現像して得られた庇構造を持
つものでも、あるいは、庇構造を持たないもので
もどちらでも良い。(第4図bには庇構造を持つ
抜き型の場合を示す。)しかる後に第4図cに示
す如く絶縁性被膜としてSiO層8を例えば300nm
蒸着する。このSiO層の厚さに対して前記抜き型
7は充分な厚さが必要でこの場合例えば1.5μmと
する。SiO層8は抜き型の上面及び側面の一部そ
れに抜き型以外の表面に堆積する。次に第4図d
に示す如くフオトレジストの被覆層9を例えば
2μmの厚さに形成する。その結果抜き型上面と、
側面の一部の不要なSiO層はその両面をフオトレ
ジストではさまれた状態となる。その後超音波振
動を加えながらアセトン中で該フオトレジスト抜
き型7と被覆層9を除去すると、それ等にはさま
れたSiO層も同時に除去され第4図eに示す如く
バリのないSiO8が得られる。その後接合部にト
ンネル障壁になる接合障壁層10を第4図fに示
す如く形成し、しかる後に例えばPb−Bi又はPb
−Auに代表される鉛系合金等の超伝導材料を用
いて対向電極11を例えば400nmの厚さに形成す
る。以上の方法により、基部電極をおおい、その
一部に接合部を含む絶縁層を有したジヨセフソン
接合素子が完了する。
げて説明する。第4図a〜fを用いて本発明の好
ましい実施例としてジヨセフソン素子の基部電極
をおおいその一部に接合部を含む絶縁層の製造方
法を説明する。第4図aに示す如く絶縁基板5上
に例えばAu−Pb−Inのような鉛合金等の超伝導
材料を用いて例えば厚さ200nmの基部電極6を形
成する。次に第4図bに示す如く該基部電極6の
絶縁層を設ける以外の部分にポジテイブ型のフオ
トレジストを用いて抜き型7を形成する。抜き型
の構造は例えば露光後約10分間クロロベンゼンに
浸漬した後オーバー現像して得られた庇構造を持
つものでも、あるいは、庇構造を持たないもので
もどちらでも良い。(第4図bには庇構造を持つ
抜き型の場合を示す。)しかる後に第4図cに示
す如く絶縁性被膜としてSiO層8を例えば300nm
蒸着する。このSiO層の厚さに対して前記抜き型
7は充分な厚さが必要でこの場合例えば1.5μmと
する。SiO層8は抜き型の上面及び側面の一部そ
れに抜き型以外の表面に堆積する。次に第4図d
に示す如くフオトレジストの被覆層9を例えば
2μmの厚さに形成する。その結果抜き型上面と、
側面の一部の不要なSiO層はその両面をフオトレ
ジストではさまれた状態となる。その後超音波振
動を加えながらアセトン中で該フオトレジスト抜
き型7と被覆層9を除去すると、それ等にはさま
れたSiO層も同時に除去され第4図eに示す如く
バリのないSiO8が得られる。その後接合部にト
ンネル障壁になる接合障壁層10を第4図fに示
す如く形成し、しかる後に例えばPb−Bi又はPb
−Auに代表される鉛系合金等の超伝導材料を用
いて対向電極11を例えば400nmの厚さに形成す
る。以上の方法により、基部電極をおおい、その
一部に接合部を含む絶縁層を有したジヨセフソン
接合素子が完了する。
第5図a〜dを用いて本発明の他の好ましい実
施例としてジヨセフソン素子の対向電極及び配線
部の製造方法を説明する。第5図aに示す如くす
でに基部電極及びその絶縁層が形成されているも
のを例えば第4図a〜eに示す方法で用意する。
次に、第5図bに示す如く対向電極領域及び配線
領域以外の部分にポジテイブ型のフオトレジスト
を用いて抜き型12を形成する。抜き型の構造は
例えば露光後約10分間クロロベンゼンに浸漬した
後オーバー現像して得られた庇構造を持つもので
も、あるいは庇構造を持たないものでもどちらで
も良い(第5図bには庇構造を持たない抜き型の
場合を示す。)しかる後に第5図cに示す如く接
合部にトンネル障壁となる接合障壁層10を形成
し、すぐ続いて接合障壁層10を大気にさらす事
なく例えばPb−Bi又はPb−Auに代表される鉛系
合金等の超伝導材料を例えば400mmの厚さに堆積
する、この超伝導層の厚さに対して前記抜き型1
2は充分な厚さが必要でこの場合例えば1.5μmと
する。該超伝導層13は抜き型の上面及び側面の
一部と抜き型以外の表面に堆積する。更に第5図
cに示す如くフオトレジストの被覆層9を例えば
2μmの厚さに形成する、その結果抜き型上面と
側面の一部の不要な超伝導層13はその両側をフ
オトレジストではさまれた状態となり、その後超
音波振動を加えながらアセトン中で該フオトレジ
スト抜き型12と被覆層9を除去すると、それ等
にはさまれた超伝導層も同時に除去され、第5図
dに示す如くバリのない対向電極11と配線部1
4が得られる。
施例としてジヨセフソン素子の対向電極及び配線
部の製造方法を説明する。第5図aに示す如くす
でに基部電極及びその絶縁層が形成されているも
のを例えば第4図a〜eに示す方法で用意する。
次に、第5図bに示す如く対向電極領域及び配線
領域以外の部分にポジテイブ型のフオトレジスト
を用いて抜き型12を形成する。抜き型の構造は
例えば露光後約10分間クロロベンゼンに浸漬した
後オーバー現像して得られた庇構造を持つもので
も、あるいは庇構造を持たないものでもどちらで
も良い(第5図bには庇構造を持たない抜き型の
場合を示す。)しかる後に第5図cに示す如く接
合部にトンネル障壁となる接合障壁層10を形成
し、すぐ続いて接合障壁層10を大気にさらす事
なく例えばPb−Bi又はPb−Auに代表される鉛系
合金等の超伝導材料を例えば400mmの厚さに堆積
する、この超伝導層の厚さに対して前記抜き型1
2は充分な厚さが必要でこの場合例えば1.5μmと
する。該超伝導層13は抜き型の上面及び側面の
一部と抜き型以外の表面に堆積する。更に第5図
cに示す如くフオトレジストの被覆層9を例えば
2μmの厚さに形成する、その結果抜き型上面と
側面の一部の不要な超伝導層13はその両側をフ
オトレジストではさまれた状態となり、その後超
音波振動を加えながらアセトン中で該フオトレジ
スト抜き型12と被覆層9を除去すると、それ等
にはさまれた超伝導層も同時に除去され、第5図
dに示す如くバリのない対向電極11と配線部1
4が得られる。
以上実施例につき説明したが、本発明の主要部
分は、バリのないエツジを有する堆積物パターン
を実現可能ならしめるために、不要な堆積層を抜
き型とではさむ被覆層を設ける点と、それ等を超
音波の振動を加えて除去する点にある。
分は、バリのないエツジを有する堆積物パターン
を実現可能ならしめるために、不要な堆積層を抜
き型とではさむ被覆層を設ける点と、それ等を超
音波の振動を加えて除去する点にある。
第1図a〜bは一つの従来技術について、その
原理を説明する為の構造断面図である。第2図a
〜bは別の考えられ得る技術についてその原理を
説明する為の構造断面図である。第3図a〜dは
本発明の原理を説明する為の主要製造工程に於け
る構造断面図である。第4図a〜fは本発明の一
実施例による製造方法の各工程に於ける素子の断
面図である。第5図a〜dは本発明の他の実施例
による製造方法の各工程に於ける素子の断面図で
ある。 図に於いて、1は基部層、2は抜き型、3は堆
積層、4は被覆層、5は絶縁基板、6は基部電
極、7,12はフオトレジスト抜き型、8はSiO
層、9はフオトレジスト被覆層、10は接合障壁
層、11は対向電極、13は超伝導層、14は配
線部、15はパターンエツジの不要物;いわゆる
バリである。
原理を説明する為の構造断面図である。第2図a
〜bは別の考えられ得る技術についてその原理を
説明する為の構造断面図である。第3図a〜dは
本発明の原理を説明する為の主要製造工程に於け
る構造断面図である。第4図a〜fは本発明の一
実施例による製造方法の各工程に於ける素子の断
面図である。第5図a〜dは本発明の他の実施例
による製造方法の各工程に於ける素子の断面図で
ある。 図に於いて、1は基部層、2は抜き型、3は堆
積層、4は被覆層、5は絶縁基板、6は基部電
極、7,12はフオトレジスト抜き型、8はSiO
層、9はフオトレジスト被覆層、10は接合障壁
層、11は対向電極、13は超伝導層、14は配
線部、15はパターンエツジの不要物;いわゆる
バリである。
Claims (1)
- 1 リフトオフ法において抜き型を設ける工程
と、該抜き型によつてパターニングされる堆積層
を設ける工程と、該堆積層をおおう被覆層を設け
て該抜き型とで不必要な堆積層をはさむ工程と、
該抜型及び被覆層を機械的振動を加えながら除去
する工程とを含む事を特徴とするリフトオフ法に
よるパターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001184A JPS59126686A (ja) | 1983-01-10 | 1983-01-10 | リフトオフ法によるパタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001184A JPS59126686A (ja) | 1983-01-10 | 1983-01-10 | リフトオフ法によるパタ−ン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126686A JPS59126686A (ja) | 1984-07-21 |
| JPS6317349B2 true JPS6317349B2 (ja) | 1988-04-13 |
Family
ID=11494361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58001184A Granted JPS59126686A (ja) | 1983-01-10 | 1983-01-10 | リフトオフ法によるパタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126686A (ja) |
-
1983
- 1983-01-10 JP JP58001184A patent/JPS59126686A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126686A (ja) | 1984-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5518957A (en) | Method for making a thin profile semiconductor package | |
| JPH05198716A (ja) | リードフレームの製造方法 | |
| JPS6317349B2 (ja) | ||
| JPH0129055B2 (ja) | ||
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS5923433Y2 (ja) | 多層配線構造 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS6260832B2 (ja) | ||
| JPS6260833B2 (ja) | ||
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| JP3016305B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JPH01144656A (ja) | 多層配線構造およびその製造方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS63272058A (ja) | 半導体装置の製造方法 | |
| JPH02231735A (ja) | 半導体装置 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPH0546708B2 (ja) | ||
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6221239A (ja) | 半導体装置の製造方法 | |
| JPH05235494A (ja) | 導電パターンとその形成方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPH05121616A (ja) | バンプを有するリードフレームの製造方法 |