JPS63178341U - - Google Patents
Info
- Publication number
- JPS63178341U JPS63178341U JP4374888U JP4374888U JPS63178341U JP S63178341 U JPS63178341 U JP S63178341U JP 4374888 U JP4374888 U JP 4374888U JP 4374888 U JP4374888 U JP 4374888U JP S63178341 U JPS63178341 U JP S63178341U
- Authority
- JP
- Japan
- Prior art keywords
- connection part
- electrode
- wiring
- electrode connection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
Landscapes
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
第１図は従来の内部整合回路の実装状態図を示
し、は平面図、は正面図、である。第２図は
本考案の一実施例による内部整合回路の実装状態
図では平面図は正面図である。第１図におい
て： １，２，３，４，：ＦＥＴチツプ、５，７：誘
電体基板、６，８：内部整合回路パターン、９，
１０：接続ワイヤ、１１：接地導体、１２：スタ
ツド、矢印ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ：電
気長、第２図において； １，２，３，４：ＦＥＴチツプ、５，７：誘導
体基板、６，８：内部整合回路、９，１０：接続
ワイヤ、１１：接地導体、１２：スタツド、１３
：抵抗パターン、点Ａ，Ｂ，Ｃ，Ｃ′，Ｄ，Ｄ′
，Ｆ，Ｆ′，Ｇ，Ｇ′Ｉ，Ｉ′：給電点。
し、は平面図、は正面図、である。第２図は
本考案の一実施例による内部整合回路の実装状態
図では平面図は正面図である。第１図におい
て： １，２，３，４，：ＦＥＴチツプ、５，７：誘
電体基板、６，８：内部整合回路パターン、９，
１０：接続ワイヤ、１１：接地導体、１２：スタ
ツド、矢印ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ：電
気長、第２図において； １，２，３，４：ＦＥＴチツプ、５，７：誘導
体基板、６，８：内部整合回路、９，１０：接続
ワイヤ、１１：接地導体、１２：スタツド、１３
：抵抗パターン、点Ａ，Ｂ，Ｃ，Ｃ′，Ｄ，Ｄ′
，Ｆ，Ｆ′，Ｇ，Ｇ′Ｉ，Ｉ′：給電点。
Claims (1)
- 容器に入力電極配線と出力電極配線と複数の半
導体素子とが取り付けられ、前記入力電極配線お
よび出力電極配線はそれぞれ外部電極接続部から
順次枝分れして複数の素子電極接続部に連らなつ
ており、それぞれの外部電極接続部から各素子電
極接続部までのインピーダンスが実質的に等しく
なるようになされており、前記入力電極配線の各
素子電極接続部間は抵抗体で接続されており、前
記出力電極配線の各素子電極接続部間は配線導体
で接続されており、かつ前記複数の半導体素子の
入力電極および出力電極はそれぞれ前記入力電極
配線の素子電極接続部および前記出力電極配線の
素子電極接続部に接続されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4374888U JPS63178341U (ja) | 1988-03-31 | 1988-03-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4374888U JPS63178341U (ja) | 1988-03-31 | 1988-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63178341U true JPS63178341U (ja) | 1988-11-18 |
Family
ID=30860903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4374888U Pending JPS63178341U (ja) | 1988-03-31 | 1988-03-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63178341U (ja) |
-
1988
- 1988-03-31 JP JP4374888U patent/JPS63178341U/ja active Pending