JPS63181590A - 画像信号遅延方式 - Google Patents
画像信号遅延方式Info
- Publication number
- JPS63181590A JPS63181590A JP62012409A JP1240987A JPS63181590A JP S63181590 A JPS63181590 A JP S63181590A JP 62012409 A JP62012409 A JP 62012409A JP 1240987 A JP1240987 A JP 1240987A JP S63181590 A JPS63181590 A JP S63181590A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- color
- signals
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカラーテレビジョン画像信号における輝度信号
と色信号を個別にディジタル符号化し。
と色信号を個別にディジタル符号化し。
これを所定の時間メモリで遅延させる画像信号遅延方式
に関するものである。
に関するものである。
輝度信号と色信号（Ｒ−Ｙ信号、Ｂ−Ｙ信号）を個別に
ディジタル符号化するコンポーネント符号化方式におい
て、上記各信号を所定の時間遅延させるには、輝度信号
用と２種類の色信号用の３組のメモリが必要となる。と
くに１フレ一ム期間。
ディジタル符号化するコンポーネント符号化方式におい
て、上記各信号を所定の時間遅延させるには、輝度信号
用と２種類の色信号用の３組のメモリが必要となる。と
くに１フレ一ム期間。
１フイ一ルド期間遅延させる場合３組のメモリでＩＣが
約１２０ケ程度必要となり回路規模が大きくなる。そこ
で本発明では、輝度信号に比べ標本化周波数がその賜の
色信号について、まずＲ−Ｙ信号とＢ−Ｙ信号を２人力
のスイッチに入力しこのスイッチを色信号の標本化周波
数の２倍の周期で交互に切り換え１系統の色信号とした
後、１組のメモリに入力し所定の時間遅延させ再びＲ−
Ｙ。
約１２０ケ程度必要となり回路規模が大きくなる。そこ
で本発明では、輝度信号に比べ標本化周波数がその賜の
色信号について、まずＲ−Ｙ信号とＢ−Ｙ信号を２人力
のスイッチに入力しこのスイッチを色信号の標本化周波
数の２倍の周期で交互に切り換え１系統の色信号とした
後、１組のメモリに入力し所定の時間遅延させ再びＲ−
Ｙ。
Ｂ−Ｙ信号に分離する。このことにより所定の期間遅ら
せるメモリの数は３組から２組となり回路規模を従来の
図程度で構成できる。この結果回路の小型化、高信頼性
化、低コスト化、低消費電力化が図れる。
せるメモリの数は３組から２組となり回路規模を従来の
図程度で構成できる。この結果回路の小型化、高信頼性
化、低コスト化、低消費電力化が図れる。
画像信号をディジタル化して信号処理を行う方式の１つ
に輝度信号と色信号を個別に符号化するコンポーネント
符号化方式がある。この方式には高画質用、スタジオ用
の標準画質用、およびＥＮＧ（Ｅｌｅｃｔｒｉｃ Ｎｅ
ｗｓ Ｇａｔｈｅｒｉｎｇ ）などに使用するやや画質
を低くした３種類のファミリーが考えられている。これ
らの相違は輝度信号と色信号（Ｒ−Ｙ信号、Ｂ−Ｙ信号
）各標本化周波数の比にあり。
に輝度信号と色信号を個別に符号化するコンポーネント
符号化方式がある。この方式には高画質用、スタジオ用
の標準画質用、およびＥＮＧ（Ｅｌｅｃｔｒｉｃ Ｎｅ
ｗｓ Ｇａｔｈｅｒｉｎｇ ）などに使用するやや画質
を低くした３種類のファミリーが考えられている。これ
らの相違は輝度信号と色信号（Ｒ−Ｙ信号、Ｂ−Ｙ信号
）各標本化周波数の比にあり。
高画質用ではその比が４：４：４． 標準画質用では４
：２：２．低レベル画質用では２：１：１になっている
。
：２：２．低レベル画質用では２：１：１になっている
。
このようなディジタル符号化されたコンポーネント信号
で、静止画、ノイズリダクションなどの画像処理を行う
場合、１フイ一ルド期間あるいは１フレ一ム期間の時間
を遅延するメモリが輝度信号２色信号（Ｒ−Ｙ信号、
Ｂ−Ｙ信号）用にそれぞれ１組ずつで合計３組必要とな
る。
で、静止画、ノイズリダクションなどの画像処理を行う
場合、１フイ一ルド期間あるいは１フレ一ム期間の時間
を遅延するメモリが輝度信号２色信号（Ｒ−Ｙ信号、
Ｂ−Ｙ信号）用にそれぞれ１組ずつで合計３組必要とな
る。
以下フィールドメモリを構成する場合を例とし説明を行
う。ここで輝度信号の標本化周波数が色信号の標本化周
波数の２倍になっている場合には。
う。ここで輝度信号の標本化周波数が色信号の標本化周
波数の２倍になっている場合には。
第２図に示すメモリ制御方式が一般的である。
入力端子１．２．３に加えられた輝度信号と、 Ｒ−Ｙ
信号、Ｂ−Ｙ信号をそれぞれフィールドメモリ４、１５
．１６に入力する。そして輝度信号用メモリコントロー
ラー１１２色信号用メモリコントローラー１７をそれぞ
れ輝度信号の標本化クロックＹｃＫ２色倍号の標本化ク
ロックＣＣＫで制御して各フィールドメモリにアドレス
、制御信号を供給しｌフィールド遅延した輝度信号、Ｒ
−Ｙ信号、 Ｂ −Ｙ信号をそれぞれ出力端子１２．１
３．１４に得る。
信号、Ｂ−Ｙ信号をそれぞれフィールドメモリ４、１５
．１６に入力する。そして輝度信号用メモリコントロー
ラー１１２色信号用メモリコントローラー１７をそれぞ
れ輝度信号の標本化クロックＹｃＫ２色倍号の標本化ク
ロックＣＣＫで制御して各フィールドメモリにアドレス
、制御信号を供給しｌフィールド遅延した輝度信号、Ｒ
−Ｙ信号、 Ｂ −Ｙ信号をそれぞれ出力端子１２．１
３．１４に得る。
次にフィールドメモリの回路構成の１例を第３図に示す
。第３図は画像信号をディジタル符号化した際の１ビツ
トについてその回路構成を示したものである。入力され
た１ビツトの画像信号は４ピットシフトレジスタ１８．
データレジスタ１９で標本化周波数の％のデータレート
に落し、４ビツト構成の２５６にビットダイナミックＲ
ＡＭ （動ｎｄＣＸｎＡｃｃｅｓｓ Ｍｅｍｏｒｙ ）
２０に入力しアドレス、リード／ライトの制御信号を
メモリコントローラー１１で制御して、メモリ′から出
力された信号を再びデータレジスタ２１，４ビツトシフ
トレジスタ２２で１ビツトの画像信号に高速変換し１フ
イ一ルド画像信号を遅延させる。このように画像信号で
は標本化周波数が高いのでメモリの処理可能速度まで下
げるため並列処理を行う。
。第３図は画像信号をディジタル符号化した際の１ビツ
トについてその回路構成を示したものである。入力され
た１ビツトの画像信号は４ピットシフトレジスタ１８．
データレジスタ１９で標本化周波数の％のデータレート
に落し、４ビツト構成の２５６にビットダイナミックＲ
ＡＭ （動ｎｄＣＸｎＡｃｃｅｓｓ Ｍｅｍｏｒｙ ）
２０に入力しアドレス、リード／ライトの制御信号を
メモリコントローラー１１で制御して、メモリ′から出
力された信号を再びデータレジスタ２１，４ビツトシフ
トレジスタ２２で１ビツトの画像信号に高速変換し１フ
イ一ルド画像信号を遅延させる。このように画像信号で
は標本化周波数が高いのでメモリの処理可能速度まで下
げるため並列処理を行う。
フィールドメモリでの回路規模は以上から１ビツトでＩ
Ｃが５ケ必要となる。一般に画像信号の量子化ビット数
は８ビツトであるのでコンポーネント信号の場合にはＵ
ビット（８ビツト×３系統）の画像信号となり１フイー
ルド遅延させるにはＩＣが１２０ケ程度必要となる。
Ｃが５ケ必要となる。一般に画像信号の量子化ビット数
は８ビツトであるのでコンポーネント信号の場合にはＵ
ビット（８ビツト×３系統）の画像信号となり１フイー
ルド遅延させるにはＩＣが１２０ケ程度必要となる。
次にフレームメモリの回路規模について見るとフレーム
メモリでは記憶容量がフィールドメモリ０２倍となるの
でダイナミックＲＡＭの容量が２倍のものを選択すれば
よい。従って、フィールドメモリとフレームメモリでは
回路規模はほぼ同等と考えてよい。このように従来のメ
モリ制御方式ではフィールド期間、フレーム期間信号を
遅延させるには回路規模が大きくなり信頼性、コストの
面で十分とは言えなかった。
メモリでは記憶容量がフィールドメモリ０２倍となるの
でダイナミックＲＡＭの容量が２倍のものを選択すれば
よい。従って、フィールドメモリとフレームメモリでは
回路規模はほぼ同等と考えてよい。このように従来のメ
モリ制御方式ではフィールド期間、フレーム期間信号を
遅延させるには回路規模が大きくなり信頼性、コストの
面で十分とは言えなかった。
本発明はかかる現状の回路規模を低減する画像信号遅延
方式を提供することを目的とするものである。
方式を提供することを目的とするものである。
本発明は上記の目的を達成するため輝度信号に比べ標本
化周波数がその賜の色信号であるＲ−Ｙ信号、Ｂ−Ｙ信
号を２人力のスイッチに入力しこのスイッチを色信号の
標本化周波数の２倍の周期で交互に切り換え１系統の色
信号とした後１組のメモリに入力し所定の時間遅延させ
再びＲ−Ｙ信号、Ｂ−Ｙ信号に分離する。この操作によ
り記憶するデータ量、処理速度は輝度信号と色信号で同
−となりメモリコントローラも併用できる構成となる。
化周波数がその賜の色信号であるＲ−Ｙ信号、Ｂ−Ｙ信
号を２人力のスイッチに入力しこのスイッチを色信号の
標本化周波数の２倍の周期で交互に切り換え１系統の色
信号とした後１組のメモリに入力し所定の時間遅延させ
再びＲ−Ｙ信号、Ｂ−Ｙ信号に分離する。この操作によ
り記憶するデータ量、処理速度は輝度信号と色信号で同
−となりメモリコントローラも併用できる構成となる。
その結果、従来は所定の時間遅延させるメモリが輝度信
号用と２種類の色信号用の３組必要であったものが、輝
度信号用と１系統の色信号用の２組となり、さらにメモ
リコントローラも輝度信号と色信号で別々であったもの
が輝度信号用のもので併用できるので９回路規模を従来
の２／３程度で構成することができる。
号用と２種類の色信号用の３組必要であったものが、輝
度信号用と１系統の色信号用の２組となり、さらにメモ
リコントローラも輝度信号と色信号で別々であったもの
が輝度信号用のもので併用できるので９回路規模を従来
の２／３程度で構成することができる。
以下この発明の一実施例を第１図により説明する。第１
図ではメモリとしてフィールドメモリとする。
図ではメモリとしてフィールドメモリとする。
入力端子２，３に加えられた８ビツトのＲ−Ｙ信号、Ｂ
−Ｙ信号を２入力１出力のスイッチ５に入力し色信号の
標本化周波数の２倍の周期すなわち色信号の標本化クロ
ックＣＣＫで切り換えて１系統の色信号とする。次にフ
ィールドメモリ４に入力し、メモリコントローラ１１を
輝度信号の標本化クロックＹＣＫで制御して１フイ一ル
ド期間遅延させた後１系統の色信号を２系統に分は一方
は１クロツクＹＣＫだけシフトレジスタ８で遅延し、シ
フトレジスタ９．１０で両系統をクロックＣＣＫのタイ
ミングでラッチしてＲ−Ｙ信号、Ｆｌ−Ｙ信号を出力端
子１３゜１４に得る。一方、入力端子１に加えられた８
ビツトの輝度信号は、フィールドメモリ４に入力しメモ
リコントローラ１１で制御して１フイ一ルド期間遅延さ
せた後９色信号でラッチを通すことで生じる時間ずれを
補正するためシフトレジスタ６．７を介し出力端子８に
出力する。
−Ｙ信号を２入力１出力のスイッチ５に入力し色信号の
標本化周波数の２倍の周期すなわち色信号の標本化クロ
ックＣＣＫで切り換えて１系統の色信号とする。次にフ
ィールドメモリ４に入力し、メモリコントローラ１１を
輝度信号の標本化クロックＹＣＫで制御して１フイ一ル
ド期間遅延させた後１系統の色信号を２系統に分は一方
は１クロツクＹＣＫだけシフトレジスタ８で遅延し、シ
フトレジスタ９．１０で両系統をクロックＣＣＫのタイ
ミングでラッチしてＲ−Ｙ信号、Ｆｌ−Ｙ信号を出力端
子１３゜１４に得る。一方、入力端子１に加えられた８
ビツトの輝度信号は、フィールドメモリ４に入力しメモ
リコントローラ１１で制御して１フイ一ルド期間遅延さ
せた後９色信号でラッチを通すことで生じる時間ずれを
補正するためシフトレジスタ６．７を介し出力端子８に
出力する。
次に第１図の動作を第４図の波形図を用いて説明する。
囚〜（Ｑは入力端子１．２．３での輝度信号と色信号で
あるＲ−Ｙ信号、 Ｂ−Ｙ信号の１標本化ごとの形態を
表す。色信号の標本化周波数は輝度信号のそれの局であ
るから色信号の１タイムスロツトルは図のように輝度信
号の２倍となる。［Ｆ］は色信号の標本化クロックＣＣ
Ｋを表す。（Ｅはスイッチ５でＲ−Ｙ信号、Ｂ−Ｙ信号
を色信号の標本化クロックＣＣＫで切り換えて１系統の
色信号となった状態を表す。この処理で色信号と輝度信
号の１タイムスロツトルは等しくなる。そして輝度信号
と１系統にした色信号のデータ量は等しくなり輝度信号
用のメモーリコントローラ・−１１で色信号のフィール
ドメモリ４を制御できる。旧に色信号をフィールドメモ
リ４で遅延させた出力を表す。（０はフィールドメモリ
から得られた色信号をシフトレジスタ８で１クロツクＹ
ＣＫ遅延させた状態を表す。０（Ｉ）は色信号の標本化
クロックＣＣＫのタイミングで（Ｇｌ、 ｆＦ）の波形
をシフトレジスタ９．１０でラッチしてもとの色信号の
データレートに復元した状態を表す。（０，０あるいは
（Ｂ）、 （Ｉ）の波形を比較すると上記処理により色
信号は１フイ一ルド期間にさらに色信号の標本化クロッ
クでｌクロック分だけ遅れていることが分かる。従って
輝度信号を２ＹｃＫクロツクシフトレジスタ６．７で遅
らせて輝度信号と色信号の時間合わせを行う。
あるＲ−Ｙ信号、 Ｂ−Ｙ信号の１標本化ごとの形態を
表す。色信号の標本化周波数は輝度信号のそれの局であ
るから色信号の１タイムスロツトルは図のように輝度信
号の２倍となる。［Ｆ］は色信号の標本化クロックＣＣ
Ｋを表す。（Ｅはスイッチ５でＲ−Ｙ信号、Ｂ−Ｙ信号
を色信号の標本化クロックＣＣＫで切り換えて１系統の
色信号となった状態を表す。この処理で色信号と輝度信
号の１タイムスロツトルは等しくなる。そして輝度信号
と１系統にした色信号のデータ量は等しくなり輝度信号
用のメモーリコントローラ・−１１で色信号のフィール
ドメモリ４を制御できる。旧に色信号をフィールドメモ
リ４で遅延させた出力を表す。（０はフィールドメモリ
から得られた色信号をシフトレジスタ８で１クロツクＹ
ＣＫ遅延させた状態を表す。０（Ｉ）は色信号の標本化
クロックＣＣＫのタイミングで（Ｇｌ、 ｆＦ）の波形
をシフトレジスタ９．１０でラッチしてもとの色信号の
データレートに復元した状態を表す。（０，０あるいは
（Ｂ）、 （Ｉ）の波形を比較すると上記処理により色
信号は１フイ一ルド期間にさらに色信号の標本化クロッ
クでｌクロック分だけ遅れていることが分かる。従って
輝度信号を２ＹｃＫクロツクシフトレジスタ６．７で遅
らせて輝度信号と色信号の時間合わせを行う。
本発明によれば所定の時間遅延させるメモリが２組で済
み、さらにメモリコントローラーも併用が図れるため回
路の小型化、高信頼性化、低コスト化、低消費電力化を
図ることができる。
み、さらにメモリコントローラーも併用が図れるため回
路の小型化、高信頼性化、低コスト化、低消費電力化を
図ることができる。
第１図は本発明の一実施例の回路構成を示すブロック図
、第２図は従来の回路構成を示すブロック図、第３図は
従来のフィールドメモリの回路構成の一例を示すブロッ
ク図、第４図は本発明の一実施例の回路の動作原理を示
す波形図である。
、第２図は従来の回路構成を示すブロック図、第３図は
従来のフィールドメモリの回路構成の一例を示すブロッ
ク図、第４図は本発明の一実施例の回路の動作原理を示
す波形図である。
Claims (1)
- 【特許請求の範囲】 １、輝度信号の標本化周波数が２種類の色信号の標本化
周波数の２倍のもとでそれぞれ個別にディジタル符号化
したコンポーネント符号化方式の画像信号をメモリで所
定の時間遅延させる画像信号遅延方式において、上記２
種類の色信号を２入力１出力のスイッチに入力し、該ス
イッチを色信号の標本化周波数の２倍の周期で交互に切
り換え１系統の色信号とした上で、所定の時間、メモリ
制御回路で制御して遅延させるメモリで遅延させた後、
２種類の色信号に復元するようにしたことを特徴とする
画像信号遅延方式。 ２、上記メモリ制御回路を輝度信号を所定の時間メモリ
で遅延させるために制御する他のメモリ制御回路で併用
するようにしたことを特徴とする特許請求の範囲第１項
記載の画像信号遅延方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012409A JPS63181590A (ja) | 1987-01-23 | 1987-01-23 | 画像信号遅延方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012409A JPS63181590A (ja) | 1987-01-23 | 1987-01-23 | 画像信号遅延方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181590A true JPS63181590A (ja) | 1988-07-26 |
Family
ID=11804462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012409A Pending JPS63181590A (ja) | 1987-01-23 | 1987-01-23 | 画像信号遅延方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181590A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143884A (en) * | 1979-04-26 | 1980-11-10 | Hitachi Ltd | Color two-screen television receiver |
| JPS57186881A (en) * | 1981-05-13 | 1982-11-17 | Matsushita Electric Ind Co Ltd | Mixing circuit of digital color video signal |
| JPS58159085A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | デジタル映像信号処理装置 |
-
1987
- 1987-01-23 JP JP62012409A patent/JPS63181590A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143884A (en) * | 1979-04-26 | 1980-11-10 | Hitachi Ltd | Color two-screen television receiver |
| JPS57186881A (en) * | 1981-05-13 | 1982-11-17 | Matsushita Electric Ind Co Ltd | Mixing circuit of digital color video signal |
| JPS58159085A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | デジタル映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1154873A (en) | Method and apparatus for reducing dc components in a digital information signal | |
| CA1260605A (en) | Standard converting apparatus | |
| EP0249985A2 (en) | Video memory | |
| JPH0642196B2 (ja) | 倍密度走査用ラインメモリ | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| EP0193409B1 (en) | Integrated digital circuit for processing speech signal | |
| JPS63181590A (ja) | 画像信号遅延方式 | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| JPH0822081B2 (ja) | メモリ制御方式 | |
| JPS6248888A (ja) | ディジタル・サンプル周波数の低減装置 | |
| JPS58137341A (ja) | パルス符号変調方式 | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| US4719451A (en) | Predictive encoding | |
| US5604496A (en) | Data processing device using data correlation | |
| JP4166292B2 (ja) | ディジタル画像信号用のメモリ装置、書込み方法および読出し方法 | |
| US4677485A (en) | Video signal processing circuits in television receivers | |
| JP2652960B2 (ja) | スキャンコンバータ回路 | |
| JPS61196497A (ja) | メモリ制御回路 | |
| JPH0265591A (ja) | デジタルカラー映像信号処理回路 | |
| JPH04204594A (ja) | 高精細表示装置 | |
| JPS61147691A (ja) | テレビジヨン信号の高能率符号化装置 | |
| JPS6294091A (ja) | 信号処理装置 | |
| JPH01136281A (ja) | バッファメモリ制御方式 | |
| JPH0410814A (ja) | データ処理装置 | |
| JPS6244723B2 (ja) |