JPS6318329A - 液晶素子及びその製造方法 - Google Patents
液晶素子及びその製造方法Info
- Publication number
- JPS6318329A JPS6318329A JP16078286A JP16078286A JPS6318329A JP S6318329 A JPS6318329 A JP S6318329A JP 16078286 A JP16078286 A JP 16078286A JP 16078286 A JP16078286 A JP 16078286A JP S6318329 A JPS6318329 A JP S6318329A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- conductive film
- crystal element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、液晶素子及びその製造方法に関し、特に、均
一なモノドメイン配向を得る液晶素子及びその製造方法
に関する。
一なモノドメイン配向を得る液晶素子及びその製造方法
に関する。
［従来の技術］
従来より、 ＩＴＱ （インジウム・チン・オキサイト
ＩｎｄｉｕＩＩｌ−Ｔｉｎ−Ｏｘｉｄｅ ）膜は、低抵
抗て高い透過率を示すことから、透明導電膜として最も
よく用いられ、液晶表示素子の電極として欠かせないも
のとなっている。ＩＴＯ膜は、通常、ガラス基板上にス
パッタリング蒸着によって生成され、エツチングによっ
て不要部分を除去し、所望の形状にバターニングされて
いる。
ＩｎｄｉｕＩＩｌ−Ｔｉｎ−Ｏｘｉｄｅ ）膜は、低抵
抗て高い透過率を示すことから、透明導電膜として最も
よく用いられ、液晶表示素子の電極として欠かせないも
のとなっている。ＩＴＯ膜は、通常、ガラス基板上にス
パッタリング蒸着によって生成され、エツチングによっ
て不要部分を除去し、所望の形状にバターニングされて
いる。
第５図は、上記の工程て形成された従来の液晶セルの断
面図である。８５図において、液晶セルは、２枚のガラ
ス基板２１．２１ａの少なくとも一方の基板面に ［Ｔ
Ｏ膜２２．２２ａを形成し、さらに配向膜２３．２３ａ
て被覆し、それらの間に液晶材２４を挟持して構成され
ている。
面図である。８５図において、液晶セルは、２枚のガラ
ス基板２１．２１ａの少なくとも一方の基板面に ［Ｔ
Ｏ膜２２．２２ａを形成し、さらに配向膜２３．２３ａ
て被覆し、それらの間に液晶材２４を挟持して構成され
ている。
しかしながら、以上のような構成ては第３図に示す様に
配向膜２３あるいは２３ａにピンホール２５゜２５ａな
どにより上下電極がショートする危険か生じ、液晶表示
素子が表示不良となる。また、配向膜２３．２３ａの膜
厚が厚いと液晶の駆動電圧がかかり、ｌＣの負荷か大き
くなる。そこで配向膜２３゜２３ａを薄くしなければな
らないが、 ＩＴＯのエッチにより配向膜２３．２３ａ
が連続的に形成されず、断切れ２６が生じ、上下基板か
ショートする危険性があった。
配向膜２３あるいは２３ａにピンホール２５゜２５ａな
どにより上下電極がショートする危険か生じ、液晶表示
素子が表示不良となる。また、配向膜２３．２３ａの膜
厚が厚いと液晶の駆動電圧がかかり、ｌＣの負荷か大き
くなる。そこで配向膜２３゜２３ａを薄くしなければな
らないが、 ＩＴＯのエッチにより配向膜２３．２３ａ
が連続的に形成されず、断切れ２６が生じ、上下基板か
ショートする危険性があった。
第４図は、第３図に示した構成において、配向膜の欠陥
を補償するために絶縁膜を形成させた従来の液晶セルの
断面図である。第４図において、液晶セルは２枚のガラ
ス基板２１．２１ａの少なくとも一方の基板面に ＩＴ
Ｏ膜２２．２２ａを形成し、さらに絶縁膜２７．２７ａ
で被覆し、さらに配向１１ｇ２３゜２３ａを形成し、そ
れらの間に液晶材２４を挟持して構成されている。
を補償するために絶縁膜を形成させた従来の液晶セルの
断面図である。第４図において、液晶セルは２枚のガラ
ス基板２１．２１ａの少なくとも一方の基板面に ＩＴ
Ｏ膜２２．２２ａを形成し、さらに絶縁膜２７．２７ａ
で被覆し、さらに配向１１ｇ２３゜２３ａを形成し、そ
れらの間に液晶材２４を挟持して構成されている。
ところが配向膜の欠陥を補償するために形成された絶縁
膜２７．２７ａは液晶駆動電圧を大きくし、ＩＣに負荷
をかけるのみならず、 ＩＴＯ膜２２．２２ａと絶縁膜
の界面を汚染する恐れがある。これらのような表示素子
は製品の歩留りの著しい低下につながり、ひいては製品
のコストアップを招くことになる。
膜２７．２７ａは液晶駆動電圧を大きくし、ＩＣに負荷
をかけるのみならず、 ＩＴＯ膜２２．２２ａと絶縁膜
の界面を汚染する恐れがある。これらのような表示素子
は製品の歩留りの著しい低下につながり、ひいては製品
のコストアップを招くことになる。
［発明が解決しようとする問題点］
本発明の目的は、上記の様な従来の技術の問題点に鑑み
、その解決を計り、製造上の歩留りを良好にすることが
できると共にコストダウンをはかることのできる液晶表
示及びその製造方法を提供するものである。
、その解決を計り、製造上の歩留りを良好にすることが
できると共にコストダウンをはかることのできる液晶表
示及びその製造方法を提供するものである。
［問題点を解決するための手段］
即ち、本発明の第１の発明は導電性被膜を有する２枚の
基板と、その間に挟持された液晶材を有する液晶素子に
おいて、少なくとも一方の基板に形成された導電性被膜
の電極パターンの表面が高抵抗化されていることを特徴
とする液晶素子である。
基板と、その間に挟持された液晶材を有する液晶素子に
おいて、少なくとも一方の基板に形成された導電性被膜
の電極パターンの表面が高抵抗化されていることを特徴
とする液晶素子である。
また、第２の発明は導電性被膜を有する２枚の基板と、
その間に挟持された液晶材を有する液晶素子の製造方法
において、少なくとも一方の基板に導電性被膜の電極パ
ターンを形成し、次いで該導電性被膜を酸化処理するこ
とにより、その表面を高抵抗化することを特徴とする液
晶素子の製造方法である。
その間に挟持された液晶材を有する液晶素子の製造方法
において、少なくとも一方の基板に導電性被膜の電極パ
ターンを形成し、次いで該導電性被膜を酸化処理するこ
とにより、その表面を高抵抗化することを特徴とする液
晶素子の製造方法である。
本発明において、少なくとも一方の基板上に形成された
電極パターンの導電性被膜の表面を高抵抗化する方法は
該導電性被膜の表面に酸化剤あるいは酸化剤を含む雰囲
気中において加熱ビームを照射する方法、又は酸素プラ
ズマに曝することにより行うのが好ましい。
電極パターンの導電性被膜の表面を高抵抗化する方法は
該導電性被膜の表面に酸化剤あるいは酸化剤を含む雰囲
気中において加熱ビームを照射する方法、又は酸素プラ
ズマに曝することにより行うのが好ましい。
また、導電性被膜としては ＩＴＯ膜か好ましい。
以下、本発明を図面に基づいて詳細に説明する。
第１図（ａ）〜（ｄ）は、本発明の液晶素子の製造方法
の１例を示す工程図である。各図の順序に従って工程を
説明すると、まず第１図（ａ）に示される如く、ガラス
基板ｌｌ上に比較的低抵抗のＩＴＯｆｆ！１２をスパッ
タリング蒸着により成膜する。これに、フォトレジスト
を塗布してマスク露光し、不要部のレジストを除去して
ＩＴＯ膜をバターニングする０次いで、第１図（ｂ）
に示す如く、窒素希訳した酸素雰囲気中で加熱ビームと
して、例えばレーザー光１３を照射することにより Ｉ
ＴＯｌｌＪ１２の電極パターンの表面のみを加熱酸化す
る。その結果、第１図（ｃ）に示す如く、レーザー照射
されたＩＴＯ＄１２′の表面は高抵抗化され、抵抗か２
桁以上大きくなり、一方、 ＩＴＯ膜内部は低抵抗のま
まとなる。その後、第１図（ｄ）に示す如く配向膜（ポ
リイミド）を塗布する。
の１例を示す工程図である。各図の順序に従って工程を
説明すると、まず第１図（ａ）に示される如く、ガラス
基板ｌｌ上に比較的低抵抗のＩＴＯｆｆ！１２をスパッ
タリング蒸着により成膜する。これに、フォトレジスト
を塗布してマスク露光し、不要部のレジストを除去して
ＩＴＯ膜をバターニングする０次いで、第１図（ｂ）
に示す如く、窒素希訳した酸素雰囲気中で加熱ビームと
して、例えばレーザー光１３を照射することにより Ｉ
ＴＯｌｌＪ１２の電極パターンの表面のみを加熱酸化す
る。その結果、第１図（ｃ）に示す如く、レーザー照射
されたＩＴＯ＄１２′の表面は高抵抗化され、抵抗か２
桁以上大きくなり、一方、 ＩＴＯ膜内部は低抵抗のま
まとなる。その後、第１図（ｄ）に示す如く配向膜（ポ
リイミド）を塗布する。
この様にして得られた基板を２枚互に対向せしめてシー
ル材で貼り合わせ、その間に通常の方法により液晶材を
注入することにより液晶素子を得ることかてきる。
ル材で貼り合わせ、その間に通常の方法により液晶材を
注入することにより液晶素子を得ることかてきる。
本発明において用いられる液晶材としてはカイラルスメ
クチックＣ相を有する強誘電性液晶か好ましい。
クチックＣ相を有する強誘電性液晶か好ましい。
また、加熱ビームの照射において、レーザービーム照射
位置に応じてレーザー出力を制御し、位置に応じて表面
酸化膜の厚さをＩＴＯ膜の厚さの０〜１００％に制御す
ることか好ましい。
位置に応じてレーザー出力を制御し、位置に応じて表面
酸化膜の厚さをＩＴＯ膜の厚さの０〜１００％に制御す
ることか好ましい。
次に、第２図（ａ）〜（ｄ）は本発明の液晶素子の製造
方法の他の例を示す工程図である。各図の順序に従って
工程を説明すると、まず第２［Ｍ（ａ）に示される如く
、ガラス基板ｌｌ上に比較的低抵抗、例えば１０−４Ω
ｃＩｌの ＩＴＯ［１２をスパッタリング蒸着により成
膜する。次いで、）オドレジストを塗布して、マスク露
光し、不要部のレジストを除去して ＩＴＯをパターニ
ングして電極パターンを形成する。これに第２図（ｂ）
に示す如く、上記ガラス基板を酸素プラズマ雰囲気に一
定時間、例えば約１０分間曝す。その結果 ＩＴＯ膜の
表面部分の抵抗が１０４Ωｃｍに上昇し、一方、 ＩＴ
Ｏ膜内部は低抵抗のままとなる。その後第２図（ｄ）に
示す如く配向膜（ポリイミド）を塗布する。
方法の他の例を示す工程図である。各図の順序に従って
工程を説明すると、まず第２［Ｍ（ａ）に示される如く
、ガラス基板ｌｌ上に比較的低抵抗、例えば１０−４Ω
ｃＩｌの ＩＴＯ［１２をスパッタリング蒸着により成
膜する。次いで、）オドレジストを塗布して、マスク露
光し、不要部のレジストを除去して ＩＴＯをパターニ
ングして電極パターンを形成する。これに第２図（ｂ）
に示す如く、上記ガラス基板を酸素プラズマ雰囲気に一
定時間、例えば約１０分間曝す。その結果 ＩＴＯ膜の
表面部分の抵抗が１０４Ωｃｍに上昇し、一方、 ＩＴ
Ｏ膜内部は低抵抗のままとなる。その後第２図（ｄ）に
示す如く配向膜（ポリイミド）を塗布する。
この様にして得られた基板を２枚互に対向せしめてシー
ル材で貼り合わせ、その間に通常の方法により液晶材を
注入することにより液晶素子を得ることができる。
ル材で貼り合わせ、その間に通常の方法により液晶材を
注入することにより液晶素子を得ることができる。
［作用］
本発明は、液晶素子の少なくとも一方の基板の導電性被
膜からなる電極パターンの表面を高抵抗化することによ
り、配向膜のピンホールや断切れ等による上下基板間の
ショートを防止し、さらに導電性被膜と絶縁膜の界面を
クリーンな状態にすることができる。
膜からなる電極パターンの表面を高抵抗化することによ
り、配向膜のピンホールや断切れ等による上下基板間の
ショートを防止し、さらに導電性被膜と絶縁膜の界面を
クリーンな状態にすることができる。
また、本発明において、加熱ビームの照射又はプラズマ
処理で ＩＴＯ膜の抵抗が増す理由は次のように考えら
れる。即ち、第６図に示されるように、本来、 ＩＴ
ＯはＩｎ、Ｏユの約４ｅＶのバンドギャップの上端（コ
ンダクションバンド底端） Ｅｃ付近に、酸素欠陥やＳ
ｎ←によるドナー準位Ｅ。を有するハンド構造になって
いる。 ＩＴＯの導電性はこのドナー準位からの電子
供給によるもので、上記の説明において抵抗値が変化す
るのは、加熱ビームの照射又は酸素プラズマによって酸
素欠陥か埋められ、ドナー準位及び電子密度が減少した
ためと考えられる。
処理で ＩＴＯ膜の抵抗が増す理由は次のように考えら
れる。即ち、第６図に示されるように、本来、 ＩＴ
ＯはＩｎ、Ｏユの約４ｅＶのバンドギャップの上端（コ
ンダクションバンド底端） Ｅｃ付近に、酸素欠陥やＳ
ｎ←によるドナー準位Ｅ。を有するハンド構造になって
いる。 ＩＴＯの導電性はこのドナー準位からの電子
供給によるもので、上記の説明において抵抗値が変化す
るのは、加熱ビームの照射又は酸素プラズマによって酸
素欠陥か埋められ、ドナー準位及び電子密度が減少した
ためと考えられる。
［実施例］
以下、実施例を示し本発明をさらに具体的に説明する。
実施例ま
たて６０ｍｍ、よこ６０ｍｍ、厚さ １．１■のガラス
基板上にスパッタリング蒸着法により厚さ ０．２μｍ
のＩＴＯ膜を成膜した。
基板上にスパッタリング蒸着法により厚さ ０．２μｍ
のＩＴＯ膜を成膜した。
次いで、前記ＩＴＯ膜上にポジ型のフォトレジストを塗
布し、マスクを通して露光を行い、現像し、不要部のレ
ジストを除去して ＩＴＯ膜の電極パターンを得た。
布し、マスクを通して露光を行い、現像し、不要部のレ
ジストを除去して ＩＴＯ膜の電極パターンを得た。
次いで、該基板を密閉容器に収容し、容器内に酸素：窒
素＝ １ ： １００の混合気体を導入し、 ＩＴＯ膜
に波長１．０６１Ｌｍ、ビーム径 １００ｇｍ、数ｍＷ
のレーザー光を走査させて照射したところ、 ＩＴＯ膜
の表面の抵抗値は約１０４ΩＣ１１となった。尚、未照
射部分の中央部の抵抗値は約１Ｏ−４Ωｃｍであった。
素＝ １ ： １００の混合気体を導入し、 ＩＴＯ膜
に波長１．０６１Ｌｍ、ビーム径 １００ｇｍ、数ｍＷ
のレーザー光を走査させて照射したところ、 ＩＴＯ膜
の表面の抵抗値は約１０４ΩＣ１１となった。尚、未照
射部分の中央部の抵抗値は約１Ｏ−４Ωｃｍであった。
次に、配向膜としてポリイミドを１０００人の厚さに塗
布してストライブ状の ＩＴＯの透明電極を形成した基
板を得た。
布してストライブ状の ＩＴＯの透明電極を形成した基
板を得た。
得られた基板の配向膜にラビング処理を行った後、基板
を２枚−軸性配向軸が互に平行になる様に対向させて、
セル厚１ｇｍになる様に間隙を設けてシール材で貼着し
、強誘電性液晶であるチッソ社製のｒｃｓＩｏｌｌＪ
（商品名）を注入したところ、均一なモノドメインの
液晶素子を得ることができた。
を２枚−軸性配向軸が互に平行になる様に対向させて、
セル厚１ｇｍになる様に間隙を設けてシール材で貼着し
、強誘電性液晶であるチッソ社製のｒｃｓＩｏｌｌＪ
（商品名）を注入したところ、均一なモノドメインの
液晶素子を得ることができた。
また、得られた液晶素子を１００００時間使用しても画
面は良好で品質の低下は認められなかった。
面は良好で品質の低下は認められなかった。
実施例２
実施例１と同様の方法で得た ＩＴＯ膜の電極パターン
を形成した基板を、酸素プラズマ中において、約１０分
間曝したところ、 ｒ ’ｒ ｏ Ｈの表面の抵抗値は
ｔｏ’ΩＣ璽となった。
を形成した基板を、酸素プラズマ中において、約１０分
間曝したところ、 ｒ ’ｒ ｏ Ｈの表面の抵抗値は
ｔｏ’ΩＣ璽となった。
次いで、得られた基板を用いて実施例１と同様の方法で
液晶素子を作製したところ、均一なモノドメインの画像
が得られ、また１００００時間使用しても品質の低下は
認められなかった。
液晶素子を作製したところ、均一なモノドメインの画像
が得られ、また１００００時間使用しても品質の低下は
認められなかった。
［発明の効果］
以上説明した通り、本発明によれば配向膜のピンホール
や断切れによる上下基板のショートの発生を防止するこ
とがてき、さらに導電性被膜と絶縁膜の界面をクリーン
な状態にすることができ、製品の歩留り向上及び性能ア
ップをはかることができる。
や断切れによる上下基板のショートの発生を防止するこ
とがてき、さらに導電性被膜と絶縁膜の界面をクリーン
な状態にすることができ、製品の歩留り向上及び性能ア
ップをはかることができる。
第１図は本発明の液晶素子の製造方法の１例を示す工程
図、第２図は他の例を示す工程図、第３図、第４図及び
第５図は従来の液晶セルの断面図および第６図はＩＴＯ
のエネルギーバンドを示す説明図である。 １１、２１．２１ａ ・−ガラス基板 １２、２２．２２ａ・−ＩＴＯ膜 １２′・・・高抵抗化されたＩＴＯ膜 １３・・・レーザー光 １４・・・酸素イオン １５、２３．２３ａ・・・配向膜 ２４・・・液晶材 ２５、２５ａ・・・ピンホール ２６・・・断切れ ２７、２７ａ・・・絶縁膜 ＥＣ・・・コンダクションバンド底端 Ｅ、・・・ドナー準位 ＥＶ・・・バレンスパント上端 Ｅ、・・・エネルギーギャップ 出°願人 キャノン株式会社 代理人 渡 辺 徳 廣 （・）Ｆ子７引１１もエミ１□ッ 第３図 断を万才し 第４図 ２ａ 第５図 第６図
図、第２図は他の例を示す工程図、第３図、第４図及び
第５図は従来の液晶セルの断面図および第６図はＩＴＯ
のエネルギーバンドを示す説明図である。 １１、２１．２１ａ ・−ガラス基板 １２、２２．２２ａ・−ＩＴＯ膜 １２′・・・高抵抗化されたＩＴＯ膜 １３・・・レーザー光 １４・・・酸素イオン １５、２３．２３ａ・・・配向膜 ２４・・・液晶材 ２５、２５ａ・・・ピンホール ２６・・・断切れ ２７、２７ａ・・・絶縁膜 ＥＣ・・・コンダクションバンド底端 Ｅ、・・・ドナー準位 ＥＶ・・・バレンスパント上端 Ｅ、・・・エネルギーギャップ 出°願人 キャノン株式会社 代理人 渡 辺 徳 廣 （・）Ｆ子７引１１もエミ１□ッ 第３図 断を万才し 第４図 ２ａ 第５図 第６図
Claims (7)
- （１）導電性被膜を有する２枚の基板と、その間に挟持
された液晶材を有する液晶素子において、少なくとも一
方の基板に形成された導電性被膜の電極パターンの表面
が高抵抗化されていることを特徴とする液晶素子。 - （２）液晶材がカイラルスメクチックＣ相を有する強誘
電性液晶である特許請求の範囲第１項記載の液晶素子。 - （３）導電性被膜を有する２枚の基板と、その間に挟持
された液晶材を有する液晶素子の製造方法において、少
なくとも一方の基板に導電性被膜の電極パターンを形成
し、次いで該導電性被膜を酸化処理することにより、そ
の表面を高抵抗化することを特徴とする液晶素子の製造
方法。 - （４）導電性被膜の酸化処理を酸化剤あるいは酸化剤を
含む雰囲気中において加熱ビームを照射することにより
行う特許請求の範囲第３項記載の液晶素子の製造方法。 - （５）加熱ビームがレーザー光である特許請求の範囲第
４項記載の液晶素子の製造方法。 - （６）レーザー光照射位置に応じてレーザー出力を制御
し、位置に応じて表面酸化膜の厚さを導電性被膜の厚さ
０〜１００％に制御する特許請求の範囲第３項乃至第５
項のいずれかの項記載の液晶素子の製造方法。 - （７）導電性被膜の酸化処理を酸素プラズマに曝するこ
とにより行う特許請求の範囲第３項記載の液晶素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16078286A JPS6318329A (ja) | 1986-07-10 | 1986-07-10 | 液晶素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16078286A JPS6318329A (ja) | 1986-07-10 | 1986-07-10 | 液晶素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6318329A true JPS6318329A (ja) | 1988-01-26 |
Family
ID=15722331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16078286A Pending JPS6318329A (ja) | 1986-07-10 | 1986-07-10 | 液晶素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6318329A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028654A (en) * | 1991-12-27 | 2000-02-22 | Rohm Co., Ltd. | Liquid crystal display with electrode structure having small and high surface resistivity electrodes preventing accumulation of static electricity on electrode segments |
| KR20020032883A (ko) * | 2000-10-27 | 2002-05-04 | 한기관 | 마킹용 레이저를 이용한 투명 아이티오 전극 패턴 제작 방법 |
| JP2002169156A (ja) * | 2000-11-30 | 2002-06-14 | Sony Corp | 液晶表示素子の製造方法 |
-
1986
- 1986-07-10 JP JP16078286A patent/JPS6318329A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028654A (en) * | 1991-12-27 | 2000-02-22 | Rohm Co., Ltd. | Liquid crystal display with electrode structure having small and high surface resistivity electrodes preventing accumulation of static electricity on electrode segments |
| KR20020032883A (ko) * | 2000-10-27 | 2002-05-04 | 한기관 | 마킹용 레이저를 이용한 투명 아이티오 전극 패턴 제작 방법 |
| JP2002169156A (ja) * | 2000-11-30 | 2002-06-14 | Sony Corp | 液晶表示素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318329A (ja) | 液晶素子及びその製造方法 | |
| JPS6374033A (ja) | パタ−ン形成方法 | |
| JPH0718996B2 (ja) | 液晶表示装置 | |
| JPH01169428A (ja) | 液晶表示素子の製造方法 | |
| US5856853A (en) | Short circuit preventing film of liquid crystal electro-optical device and manufacturing method thereof | |
| JPS6311989A (ja) | 電気光学的表示装置 | |
| JPH0441809B2 (ja) | ||
| JP3171844B2 (ja) | 半導体単結晶薄膜基板液晶光弁装置 | |
| JPH0475025A (ja) | Ｌｃｄパネル | |
| JPH11119222A (ja) | 液晶表示素子用配向膜の製造方法および液晶表示素子 | |
| JPS6317430A (ja) | 液晶素子及びその製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPH0695133A (ja) | 液晶電気光学装置 | |
| JPH0385523A (ja) | 透明電極の欠陥修正方法 | |
| JPS5845009B2 (ja) | 液晶表示体シ−リング | |
| JPH06301190A (ja) | 液晶フォトマスクとその製造方法及び露光装置 | |
| JPS6262333A (ja) | 薄膜二端子素子型アクテイブマトリツクス液晶表示装置の製造方法 | |
| JP3592411B2 (ja) | 薄膜ダイオードの製造方法 | |
| JPH06202126A (ja) | 透明電極基板とその製造方法 | |
| JPH07218916A (ja) | 液晶表示パネルおよびその製造方法およびその駆動方法 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002318393A (ja) | 液晶表示装置および画像表示応用装置 | |
| JP3361213B2 (ja) | 液晶表示装置の製造方法 | |
| JPH01196021A (ja) | 液晶表示素子の製造方法 | |
| JPH0327024A (ja) | 薄膜ダイオード |