JPS63186341A - プログラム試験回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １亙丘１ 本発明はプログラム試験回路に関し、特にマイクロプロ
セッサなどのプログラムの試験を行うプログラム試験回
路に関する。

灸困且Ｉ 従来、この種のプログラム試験回路では、プロセッサの
入出力制御部である汎用通信制御回路を用いている。一
般の端末機は他のｍ器と接続する場合、低速であればＥ
　ｔＡ−Ｒ８２３２Ｃ規格のインタフェースを用い、高
速のときはＩＥＥε−４８８規格のインタフェース（Ｇ
ＰＩＢ）や５ＡＳ１．５Ｃ８Ｉなどのインタフェースを
使用する。

この汎用通信制御回路では低速でよいため、Ｒ８２３２
Ｃインタフエースを用いており、このインタフェースは
シリアルインタフェースである。

一般的には、マイクロプロセッサのプログラムでシリア
ルパラレル変換を行うことはなく、外付けの回路におい
てシリアルパラレル変換を行う。

この汎用通信制御回路は各々１文字以上の受信データや
送信データを格納するバッファを有し、このバッファに
データが入ったときやこのバッファにデータが無くなっ
たときに割込みを発生して、この割込みによってプログ
ラムでデータの制御を行っている。また、この割込み信
号にはマスク可能な割込み信号が用いられている。

すなわち、この汎用通信制御回路としてＥＩＡ−Ｒ３２
３２Ｃインタフエース用に設計されたものを用いるため
、また、低速であるため、ＤＭＡ（ダイレクトメモリア
クセス）によらずに１文字分のデータを送受信する度に
割込みが発生する。

このような従来のプログラム試験回路では、受信データ
や送信データを格納するバッファを有し、このバッファ
にデータが入ったとぎゃこのバッファにデータが無くな
ったとぎにマスク可能な割込み信号を用いて割込みを発
生し、この割込みによってプログラムでデータの制御を
行っていたので、割込み禁止状態ではプログラムの試験
ができないという欠点がある。

また、この汎用通信制御回路では１文字分のデータを送
受信する度に割込みを発生するために、プログラムの割
込み処理中にさらに他の割込み処理を行うこととなり、
この多数の割込みを正しく処ｌ！ｌ！することが困難と
なり、割込み処理を行うためのプログラムの試験が容易
ではないという欠点が、ある。

さらに、試験回路として汎用通信ｉｉ制御回路を用いて
おり、この汎用通信制御回路ではシリアルデータとパラ
レルデータとの変換を行ったりするため、回路が複雑と
なる。

λ肚立且刀 本発明は上記のような従来の乙のの欠点を除去すべくな
されたもので、割込み禁止状態でもプログラムの試験を
行うことができ、割込み処理を（１うためのプログラム
の試験を容易に行うことができるプログラム試験回路の
提供を目的とする。

Ｚ」Ｊと１風 本発明によるプログラム試験回路は、データの送受信時
に中央処理装置にマスク不可能な割込み信号を送出し、
前記マスク不可能な割込み信号に応答して生じた割込み
による前記データの送受信処理が終了するまで前記中央
処理装置への割込みを禁止する手段を有することを特徴
とする。

丸施１ 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、プログラムによってセ
ットリセットできるフリツブフ［１ツブ３〜５と、指令
デコーダ６と、アンドゲート７．８と、レシーバつと、
ドライバ１０とにより構成されている。

第２図は本発明の一実施例におけるデータの受信動作を
示すタイムチャート、第３図は本発明の一実施例におけ
るデータの送信動作を示すタイムチャー１−である。

第１図〜第３図を用いて本発明の一実施例の動作につい
て説明する。

シリアルインタフェースを有する簡易端末機１１からの
受信データ信号２１はレシーバ９により受信されている
。この簡易端末機１１のシリアルインタフェースはＥ　
［Ａ−Ｒ３２３２Ｃに準拠しているものとする。

ＪＩＳＣ６２２０による８甲位符号で文字ｒＡＪを表す
と、ｒ０１０００００１２　　（＝４１１６）Ｊであり
、Ｅ　ＩＡ−Ｒ８２３２Ｃではこのコードの前後にスタ
ートビット（ＳＴ）とストップビット（ＳＰ）とを付加
するので、ｒｓＴｌｏｏｏｏｏｌｏＳＰＪ　　（第２図
の受信データ信号２１参照、ＳＴは０と同一極性、ＳＰ
は１と同一極性）のように送出する（下位ビットから順
次送出する）。

簡易端末機１１からコマンドとしてｒＡ［リターン］」
（［リターン］キーの入力は簡易端末機１１からの指示
の終了を意味する）と入力すると、受信データ信号２１
の信号線上にｒｓＴｌｏｏｏｏｏｌｏＳＰ　　５ＴＩＯ
Ｉ１００ＯＯ３ＰＪのように出力される（第２図受信デ
ータ信号２１参照）。

フリップフロップ３が予めオンにセットされている状態
で、受信データ信号２１の入力によってアンドゲート８
の出力がオンになり、マスク不可能な割込み信号（以下
ＮＭＩとする）２２がプロセッサ１に送出され、プロセ
ッサ１でメモリ２から読出されて処理中のプログラムに
割込みがかかり、プロセッサ１においてマスク不可能な
割込み処理が実行される。

このマスク不可能な割込み処理によりフリップフロップ
３は直ちにオフにされ、このＮＭＩ２２の入力以後は、
フリップフロップ３がオンとなるまで割込みが禁止され
る。

フリップフロップ３がオフとされた後、プロセッサ１か
らの取込み命令が指令デコー゛ダ６で検出されると、受
信データ信号２１の伝送速度に見合った時間間隔で、ア
ンドゲート７を介して１ビツトずつ送られてくる受信デ
ータ信号２１がプロセッサ１に取込まれ、プロセッサ”
１では受信データ信号２１の状態を監視しながら、受信
データ信号　２１を文字（この場合はＡ）に組立てて処
理するとともに、［リターン］を検出して指示の終了を
検出する。

［リターン］を検出すると、ある程度時間を経過しない
とデータが送られてこないので、あるいは、次に送られ
てくるデータが別の意味を持って、いるので、フリップ
７０ツブ３．ヲ再び１ンにして、次のデータの受信処理
に備える。

送信データ信号２０シよプロセッサ１から送出され、フ
リップ７０ツブ４を介してフリップ７０ツブ５に入力さ
れる。送信データ信号２０はフリップ７０ツブ５でクロ
ック２３により一定間隔に整形され、ドライバ１０を介
して１ビツトずつ送信される（第３図参照、送信データ
信号２０は受信データ信号２１と同様にこのデータの前
後にスタートビット（ＳＴ）とストップビット（ＳＰ）
とが付加される）。

全ての送信処理が終了すると、プロセッサ１はフリップ
フロップ３をオンにして次のデータの送受信処理に備え
る。

このように、データの送受信時にプロセッサ１にＮＭＩ
２２を送出し、このＮＭＩ２２に応答して生じた割込み
によるデータの送受信処理が終了するまで、フリップフ
ロップ３をオフとすることによりプロセッサ１への割込
みを禁止するようにすることによって、プロセ、ツサ１
のプログラムに受信データ信＠２１の最初の立上り時に
だけ割込みをかけることができるので、プログラミング
が容易となる。

また、ＮＭＩ２２による割込み処理であるため、プロセ
ッサ１が割込み禁止状態でもプログラムの試験を行うこ
とができ、プロセッサ１のプログラムが割込み処理を実
行中であっても、容易にその処理の試験を行うことがで
きる。

さらに、シリアルデータとパラレルデータ゛との、゛変
換をプログラムによりプロセッサ１で行うので、シリア
ルパラレル変換の回路を必要としない。

ｌ工立左」 以上説明したように本発明・、によれば、データの　゛
送受信時にマスク不可能な割込み信号を送出し、このマ
スク不可能な割込み信号に応答して生じた割込みによる
データの送受信処理が終了するまで、割込みを禁止する
ようにすることによって、処理中のプログラムにデータ
の最初の立上り時にだけ割込みをかレプることができる
ので、プログラミングが容易となり、また、マスク不可
能な割込み信、。

号による割込み処理であるため、割込み禁止状態でもプ
ログラムの試験を行うことができ、プログラムが割込み
処理を実行中であっても′、容易にその処理の試験を行
うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明一実施例を示すブロック図、第２図は本
発明の一実施例におけるデータの受信動作を示すタイム
チャート、第３図は本発明の一実施例におけるデータの
送信動作を示すタイムチャートである。 主４要部分の符号の説明 ３〜５・・・・・・フリップフロップ ６・・・・・・指令デコーダ ７．８・・・・・・アンドゲート ９・・・・・・レシーバ １０・・・・・・ドライバ

Claims (1)

【特許請求の範囲】
1. データの送受信時に中央処理装置にマスク不可能な割込
   み信号を送出し、前記マスク不可能な割込み信号に応答
   して生じた割込みによる前記データの送受信処理が終了
   するまで前記中央処理装置への割込みを禁止する手段を
   有することを特徴とするプログラム試験回路。