JPH08221279A - 外部割り込み信号処理装置 - Google Patents
外部割り込み信号処理装置Info
- Publication number
- JPH08221279A JPH08221279A JP3058795A JP3058795A JPH08221279A JP H08221279 A JPH08221279 A JP H08221279A JP 3058795 A JP3058795 A JP 3058795A JP 3058795 A JP3058795 A JP 3058795A JP H08221279 A JPH08221279 A JP H08221279A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external interrupt
- personal computer
- interrupt
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 外部割り込み信号処理装置に関し、拡張カー
ド使用によるパソコンへの外部割り込み処理において、
同外部割り込み処理の際に生ずるノイズ等による多重割
り込み等の誤動作を防止する。 【構成】 拡張カード１使用によるパソコンへの外部割
り込み処理において、割り込み信号（イ）によりセット
されたときにはフリップフロップ1aはパソコンに対して
所要の外部割り込み信号（ロ）を送出する。前記外部割
り込み信号が入力されたパソコン２は外部割り込みを禁
止するため、制御部2bの制御の下、所要データをマスク
レジスタ2aに書き込むとともにアドレス信号及び制御信
号S1とを出力する。同アドレス信号及び制御信号S1は拡
張カードのデコーダ1bへ送られ、同デコータはこれをデ
コードする。同デコード信号（アクノレッジ信号ハ）で
前記フリップフロップをリセットし、割り込み信号を初
期状態に戻す。
ド使用によるパソコンへの外部割り込み処理において、
同外部割り込み処理の際に生ずるノイズ等による多重割
り込み等の誤動作を防止する。 【構成】 拡張カード１使用によるパソコンへの外部割
り込み処理において、割り込み信号（イ）によりセット
されたときにはフリップフロップ1aはパソコンに対して
所要の外部割り込み信号（ロ）を送出する。前記外部割
り込み信号が入力されたパソコン２は外部割り込みを禁
止するため、制御部2bの制御の下、所要データをマスク
レジスタ2aに書き込むとともにアドレス信号及び制御信
号S1とを出力する。同アドレス信号及び制御信号S1は拡
張カードのデコーダ1bへ送られ、同デコータはこれをデ
コードする。同デコード信号（アクノレッジ信号ハ）で
前記フリップフロップをリセットし、割り込み信号を初
期状態に戻す。
Description
【０００１】
【産業上の利用分野】本発明は外部割り込み信号処理装
置に係り、より詳細には、拡張カード使用によるパソコ
ンへの外部割り込み処理において、同外部割り込み処理
の際に生ずるノイズ等による多重割り込み等の誤動作の
防止に関する。
置に係り、より詳細には、拡張カード使用によるパソコ
ンへの外部割り込み処理において、同外部割り込み処理
の際に生ずるノイズ等による多重割り込み等の誤動作の
防止に関する。
【０００２】
【従来の技術】従来、拡張カード使用によるパソコンへ
の外部割り込みにおいては図３に示すように、拡張カー
ド（ＰＣカード）11より外部割り込み信号S11 をバス伝
送路によりパソコン12へ送出する。ここで、バス方式を
例えばＩＳＡバス（ＩＢＭ仕様）としたとき、外部割り
込みは、その割り込み信号の立ち上がりエッジで認識さ
れるが、この場合、割り込み信号は立ち上がり後パソコ
ン側（プロセッサ）が認識されるまでハイ状態を維持し
なければならない。また、従来では割り込みアクノレッ
ジ信号（割り込みが認識されたことを示す応答信号）が
ないために割り込みがいつ許可されたかが不明であっ
た。そのため、通常は割り込み信号をロー→ハイ→ロー
…としていた。ここに、「ハイ」の継続時間は画一的な
ものではないが、μsec 又はmsecの単位であり、設計段
階で予め定めておくものである。
の外部割り込みにおいては図３に示すように、拡張カー
ド（ＰＣカード）11より外部割り込み信号S11 をバス伝
送路によりパソコン12へ送出する。ここで、バス方式を
例えばＩＳＡバス（ＩＢＭ仕様）としたとき、外部割り
込みは、その割り込み信号の立ち上がりエッジで認識さ
れるが、この場合、割り込み信号は立ち上がり後パソコ
ン側（プロセッサ）が認識されるまでハイ状態を維持し
なければならない。また、従来では割り込みアクノレッ
ジ信号（割り込みが認識されたことを示す応答信号）が
ないために割り込みがいつ許可されたかが不明であっ
た。そのため、通常は割り込み信号をロー→ハイ→ロー
…としていた。ここに、「ハイ」の継続時間は画一的な
ものではないが、μsec 又はmsecの単位であり、設計段
階で予め定めておくものである。
【０００３】
【発明が解決しようとする課題】しかし、前述のよう
に、割り込みがいつ許可されたかが不明のため、「ハ
イ」の継続時間は多少長めの時間に設定していた。その
ため、このハイ状態中にノイズが混入する可能性が大で
あった。このノイズが混入するとハイ状態の維持が乱さ
れ、割り込みがかかり多重割り込みという誤動作の原因
となる。従って、前述のアクノレッジ信号が拡張カード
側で生成され、パソコン側での割り込みが認識されたと
きには割り込み信号を初期状態（ロー）に戻せれば「ハ
イ」の継続時間を短くすることができ、ノイズの混入す
る可能性の度合いを低くすることができることとなる。
本発明はこのような観点からなされたものであり、パソ
コンに対し外部割り込みをかけた後、その外部割り込み
が認識されたときには外部割り込み信号を初期状態に戻
すことでノイズ混入による誤動作を防止するようにした
外部割り込み信号処理装置を提供することを目的とす
る。
に、割り込みがいつ許可されたかが不明のため、「ハ
イ」の継続時間は多少長めの時間に設定していた。その
ため、このハイ状態中にノイズが混入する可能性が大で
あった。このノイズが混入するとハイ状態の維持が乱さ
れ、割り込みがかかり多重割り込みという誤動作の原因
となる。従って、前述のアクノレッジ信号が拡張カード
側で生成され、パソコン側での割り込みが認識されたと
きには割り込み信号を初期状態（ロー）に戻せれば「ハ
イ」の継続時間を短くすることができ、ノイズの混入す
る可能性の度合いを低くすることができることとなる。
本発明はこのような観点からなされたものであり、パソ
コンに対し外部割り込みをかけた後、その外部割り込み
が認識されたときには外部割り込み信号を初期状態に戻
すことでノイズ混入による誤動作を防止するようにした
外部割り込み信号処理装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明は、拡張カード使
用によるパソコンへの外部割り込み処理において、割り
込み信号によりセットされたときにはパソコンに対して
所要の外部割り込み信号を送出するフリップフロップ
と、前記外部割り込み信号の入力に基づき、パソコン側
より出力されるアドレス信号及び制御信号とをデコード
し、同デコード信号で前記フリップフロップをリセット
するデコーダとを前記拡張カードに備えてなる外部割り
込み信号処理装置を提供するものである。
用によるパソコンへの外部割り込み処理において、割り
込み信号によりセットされたときにはパソコンに対して
所要の外部割り込み信号を送出するフリップフロップ
と、前記外部割り込み信号の入力に基づき、パソコン側
より出力されるアドレス信号及び制御信号とをデコード
し、同デコード信号で前記フリップフロップをリセット
するデコーダとを前記拡張カードに備えてなる外部割り
込み信号処理装置を提供するものである。
【０００５】
【作用】フリップフロップを割り込み信号でセット（セ
ット端子）すると同フリップフロップから外部割り込み
信号（ハイレベル）がパソコン側へ送出される。外部割
り込み信号が入力されたパソコン側では、メインルーチ
ンから割り込みルーチンへ移行後、外部割り込みを禁止
する処理が行われる。これは、マスクレジスタに所要デ
ータを書き込むことで行われる。これにより割り込みが
禁止される。また、マスクレジスタに上記データを書き
込んだ際にはアドレス信号と制御信号とが出力されるの
でこれを拡張カード側のデコーダへ送出する。同デコー
ダはこれらをデコードし、これを割り込みアクノレッジ
信号とする。同アクノレッジ信号でフリップフロップを
リセットする（リセット端子）。これにより、割り込み
信号は初期状態に戻る（ローレベル）。一方のパソコン
側は、割り込みルーチンの最後で再びマスクレジスタに
データを書き込み、次の割り込みを許可する。
ット端子）すると同フリップフロップから外部割り込み
信号（ハイレベル）がパソコン側へ送出される。外部割
り込み信号が入力されたパソコン側では、メインルーチ
ンから割り込みルーチンへ移行後、外部割り込みを禁止
する処理が行われる。これは、マスクレジスタに所要デ
ータを書き込むことで行われる。これにより割り込みが
禁止される。また、マスクレジスタに上記データを書き
込んだ際にはアドレス信号と制御信号とが出力されるの
でこれを拡張カード側のデコーダへ送出する。同デコー
ダはこれらをデコードし、これを割り込みアクノレッジ
信号とする。同アクノレッジ信号でフリップフロップを
リセットする（リセット端子）。これにより、割り込み
信号は初期状態に戻る（ローレベル）。一方のパソコン
側は、割り込みルーチンの最後で再びマスクレジスタに
データを書き込み、次の割り込みを許可する。
【０００６】
【実施例】以下、図面に基づいて本発明による外部割り
込み信号処理装置を説明する。図１は本発明による外部
割り込み信号処理装置の一実施例を示す要部ブロック
図、図２は図１を説明するためのタイムチャートであ
る。図１において、１は拡張カード（ＰＣカード）、1a
はセット（Ｓ）端子とリセット（Ｒ）端子とを有し、セ
ット端子に割り込み信号が入力されたときには出力
（Ｑ）端子から外部割り込み信号をパソコン側へ送出す
るフリップフロップ、1bはパソコン側から送出される制
御信号等をデコードし、これを割り込みアクノレッジ信
号として出力するデコーダ、２は前記拡張カード１が使
用されるパソコン、2aは同パソコン装置内に設けられて
なり（既存）、外部割り込みがあったとき並びに割り込
みルーチン処理の最後でそれぞれ所要データが書き込ま
れるマスクレジスタ、2bは同マスクレジスタ2aの書き込
み制御及び外部割り込み時の書き込みの際に制御信号等
を出力する制御部（既存）である。
込み信号処理装置を説明する。図１は本発明による外部
割り込み信号処理装置の一実施例を示す要部ブロック
図、図２は図１を説明するためのタイムチャートであ
る。図１において、１は拡張カード（ＰＣカード）、1a
はセット（Ｓ）端子とリセット（Ｒ）端子とを有し、セ
ット端子に割り込み信号が入力されたときには出力
（Ｑ）端子から外部割り込み信号をパソコン側へ送出す
るフリップフロップ、1bはパソコン側から送出される制
御信号等をデコードし、これを割り込みアクノレッジ信
号として出力するデコーダ、２は前記拡張カード１が使
用されるパソコン、2aは同パソコン装置内に設けられて
なり（既存）、外部割り込みがあったとき並びに割り込
みルーチン処理の最後でそれぞれ所要データが書き込ま
れるマスクレジスタ、2bは同マスクレジスタ2aの書き込
み制御及び外部割り込み時の書き込みの際に制御信号等
を出力する制御部（既存）である。
【０００７】次に、本発明の動作について説明する。な
お、以下の説明では拡張カード１とパソコン２間のデー
タ伝送等に係るバス方式をＩＳＡバス（ＩＢＭ仕様）を
例として説明する。拡張カード１によりパソコン２に対
し外部割り込みをかける場合、先ず、フリップフロップ
1aのセット（Ｓ）端子に図２（イ）に示す割り込み信号
が入力される。同フリップフロップ1aは同割り込み信号
の立ち下がり（T1）に同期して図２（ロ）示す外部割り
込み信号（Ｈレベル）を出力し（Ｑ端子）、パソコン２
側へ送られる。上記Ｈレベルとなった外部割り込み信号
によりパソコン２側は外部割り込み状態になり、メイン
ルーチンから割り込みルーチンへ移行する。そして、割
り込みルーチンに入ったら直ちに割り込み禁止処理が行
われる。これは、制御部2bの制御の下、マスクレジスタ
2aに所要データを書き込むことで行われる。この所要デ
ータはパソコンごとで予め定められている。
お、以下の説明では拡張カード１とパソコン２間のデー
タ伝送等に係るバス方式をＩＳＡバス（ＩＢＭ仕様）を
例として説明する。拡張カード１によりパソコン２に対
し外部割り込みをかける場合、先ず、フリップフロップ
1aのセット（Ｓ）端子に図２（イ）に示す割り込み信号
が入力される。同フリップフロップ1aは同割り込み信号
の立ち下がり（T1）に同期して図２（ロ）示す外部割り
込み信号（Ｈレベル）を出力し（Ｑ端子）、パソコン２
側へ送られる。上記Ｈレベルとなった外部割り込み信号
によりパソコン２側は外部割り込み状態になり、メイン
ルーチンから割り込みルーチンへ移行する。そして、割
り込みルーチンに入ったら直ちに割り込み禁止処理が行
われる。これは、制御部2bの制御の下、マスクレジスタ
2aに所要データを書き込むことで行われる。この所要デ
ータはパソコンごとで予め定められている。
【０００８】上記書き込みで新たな割り込みが禁止され
る。また、この書き込みの際には制御部2bを介し、アド
レス信号（SA 0〜9 の10ビット）と制御信号とが出力さ
れる。制御信号とはライトストローブ（IOW ）、バス制
御信号（AEN 、BALE）等である。図１ではこれらを総称
してS1で示す。上記制御信号等S1は拡張カード１側のデ
コーダ1bへ送られ、同デコーダ1bによりデコードされ
る。同デコードされた信号が図２（ハ）に示す割り込み
アクノレッジ信号となる。この割り込みアクノレッジ信
号（ハ）はフリップフロップ1aのリセット（Ｒ）端子に
入力し、同信号の立ち下がり（T2）で同フリップフロッ
プ1aをリセットする。このリセットにより、外部割り込
み信号（ロ）はロー（Ｌ）に戻り、割り込みの初期状態
に戻る。
る。また、この書き込みの際には制御部2bを介し、アド
レス信号（SA 0〜9 の10ビット）と制御信号とが出力さ
れる。制御信号とはライトストローブ（IOW ）、バス制
御信号（AEN 、BALE）等である。図１ではこれらを総称
してS1で示す。上記制御信号等S1は拡張カード１側のデ
コーダ1bへ送られ、同デコーダ1bによりデコードされ
る。同デコードされた信号が図２（ハ）に示す割り込み
アクノレッジ信号となる。この割り込みアクノレッジ信
号（ハ）はフリップフロップ1aのリセット（Ｒ）端子に
入力し、同信号の立ち下がり（T2）で同フリップフロッ
プ1aをリセットする。このリセットにより、外部割り込
み信号（ロ）はロー（Ｌ）に戻り、割り込みの初期状態
に戻る。
【０００９】一方、パソコン２側では割り込みルーチン
の処理の最後で再び制御部2bの制御の下、マスクレジス
タ2aに所要データを書き込み、同書き込みで次の割り込
みを許可する処理が行われる。この処理時には制御信号
等は出力されない。上記許可の処理と、前記フリップフ
ロップ1aのリセットで次の割り込みが可能な状態とな
る。以上のように動作することで、例えば、パソコン２
への外部割り込み信号が従来のように長時間ハイレベル
を維持し〔図２（ニ）〕、この間にノイズの混入が有っ
たとしてもフリップフロップ1aのリセット処理によりこ
れらノイズの影響を受けないようになる。また、上述の
ように、パソコン側でも外部割り込みがかかったときに
は次の割り込みに対して一旦禁止処理が行われ、外部信
号に対しマスク状態になる結果、このマスク状態でもノ
イズの影響が防止される。
の処理の最後で再び制御部2bの制御の下、マスクレジス
タ2aに所要データを書き込み、同書き込みで次の割り込
みを許可する処理が行われる。この処理時には制御信号
等は出力されない。上記許可の処理と、前記フリップフ
ロップ1aのリセットで次の割り込みが可能な状態とな
る。以上のように動作することで、例えば、パソコン２
への外部割り込み信号が従来のように長時間ハイレベル
を維持し〔図２（ニ）〕、この間にノイズの混入が有っ
たとしてもフリップフロップ1aのリセット処理によりこ
れらノイズの影響を受けないようになる。また、上述の
ように、パソコン側でも外部割り込みがかかったときに
は次の割り込みに対して一旦禁止処理が行われ、外部信
号に対しマスク状態になる結果、このマスク状態でもノ
イズの影響が防止される。
【００１０】
【発明の効果】以上説明したように本発明によれば、拡
張カード使用によるパソコンへの外部割り込み指令が必
要な期間のみ行われ、その後は初期状態に戻り従来のよ
うな長時間割り込み指令を持続するということがなくな
る。従って、従来、割り込み信号中にノイズが混入し、
これにより多重割り込みという誤動作を起こす問題が解
決されることとなる。また、パソコン側でも外部割り込
みがあったときには次の割り込みを一端禁止する処理
（ソフト処理）が行われるので、これによっても前記ノ
イズ混入による誤動作が防止される。以上から、本発明
は拡張カード使用による外部割り込みの動作の安定化に
寄与しうるものである。
張カード使用によるパソコンへの外部割り込み指令が必
要な期間のみ行われ、その後は初期状態に戻り従来のよ
うな長時間割り込み指令を持続するということがなくな
る。従って、従来、割り込み信号中にノイズが混入し、
これにより多重割り込みという誤動作を起こす問題が解
決されることとなる。また、パソコン側でも外部割り込
みがあったときには次の割り込みを一端禁止する処理
（ソフト処理）が行われるので、これによっても前記ノ
イズ混入による誤動作が防止される。以上から、本発明
は拡張カード使用による外部割り込みの動作の安定化に
寄与しうるものである。
【図１】本発明による外部割り込み信号処理装置の一実
施例を示す要部ブロック図である。
施例を示す要部ブロック図である。
【図２】図１を説明するためのタイムチャートである。
【図３】従来の外部割り込み信号処理装置の一例を示す
要部ブロック図である。
要部ブロック図である。
１ 拡張カード 1a フリップフロップ 1b デコーダ ２ パソコン 2a マスクレジスタ 2b 制御部
Claims (2)
- 【請求項１】 拡張カード使用によるパソコンへの外部
割り込み処理において、割り込み信号によりセットされ
たときにはパソコンに対して所要の外部割り込み信号を
送出するフリップフロップと、前記外部割り込み信号の
入力に基づき、パソコン側より出力されるアドレス信号
及び制御信号とをデコードし、同デコード信号で前記フ
リップフロップをリセットするデコーダとを前記拡張カ
ードに備えてなることを特徴とする外部割り込み信号処
理装置。 - 【請求項２】 前記パソコン側よりのアドレス信号及び
制御信号の出力が、前記外部割り込み信号が入力された
ときには新たな外部割り込みを禁止するための所要デー
タが書き込まれるマスクレジスタと、前記マスクレジス
タの書き込み制御と、前記書き込みの際にアドレス信号
及び制御信号とを出力する制御部とにより行われるよう
にしたことを特徴とする外部割り込み信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058795A JPH08221279A (ja) | 1995-02-20 | 1995-02-20 | 外部割り込み信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058795A JPH08221279A (ja) | 1995-02-20 | 1995-02-20 | 外部割り込み信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08221279A true JPH08221279A (ja) | 1996-08-30 |
Family
ID=12308004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058795A Pending JPH08221279A (ja) | 1995-02-20 | 1995-02-20 | 外部割り込み信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08221279A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055382A (ko) * | 1997-12-27 | 1999-07-15 | 구자홍 | 인터럽트 제어장치 |
-
1995
- 1995-02-20 JP JP3058795A patent/JPH08221279A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055382A (ko) * | 1997-12-27 | 1999-07-15 | 구자홍 | 인터럽트 제어장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716526A (en) | Multiprocessor system | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| US5454081A (en) | Expansion bus type determination apparatus | |
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| JPH1055331A (ja) | プログラム可能な読み出し／書き込みアクセス信号とその方法 | |
| JPH08221279A (ja) | 外部割り込み信号処理装置 | |
| JPH0140366B2 (ja) | ||
| JP2545936B2 (ja) | バスインターフェースユニット | |
| JPS5984292A (ja) | Ｃｒｔデイスプレイ制御装置 | |
| KR100382466B1 (ko) | 피포를 이용한 비동기 시스템의 인터페이스 | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| JP2588514Y2 (ja) | 通信制御装置 | |
| JPH02110785A (ja) | マスクデータ処理方式 | |
| JP2875808B2 (ja) | トレース制御方式 | |
| KR920008447B1 (ko) | 메모리 액세스 제어 시스템 및 방법 | |
| JPH03225546A (ja) | オプション基板の実装有無確認方法 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH02238547A (ja) | 割込み制御方式 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPH0721078A (ja) | コンピュータシステム | |
| JPS6068448A (ja) | 複数計算機システムの共通メモリ制御方式 | |
| JPH02144653A (ja) | データ処理装置 | |
| JPH11328084A (ja) | ディスク装置のホストインターフェース回路およびディスク装置 | |
| JPS599744A (ja) | 高速ｄｍａ転送起動回路 |