JPS63190357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63190357A JPS63190357A JP2305487A JP2305487A JPS63190357A JP S63190357 A JPS63190357 A JP S63190357A JP 2305487 A JP2305487 A JP 2305487A JP 2305487 A JP2305487 A JP 2305487A JP S63190357 A JPS63190357 A JP S63190357A
- Authority
- JP
- Japan
- Prior art keywords
- contact window
- insulating film
- wall
- electrode
- tapered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 28
- 230000010354 integration Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密度ＭＯ８集積回路装置において、アルミニ
ウム電極接続部のコンタクト窓の段差部での断線を防止
し、配線密度の向上と、配線の信頼性の向上を図ること
を可能とする半導体装置の製造方法に関するものである
。
ウム電極接続部のコンタクト窓の段差部での断線を防止
し、配線密度の向上と、配線の信頼性の向上を図ること
を可能とする半導体装置の製造方法に関するものである
。
従来の技術
ＭＯ８集積回路装置の高密度・高集積化により、素子の
微細化がすすんでいる。素子の微細化では、素子寸法の
縮小と同時に、拡散長の浅薄化が必要となる。ＭＯ８集
積回路装置では、ソース、ドレイン拡散層の拡散長の浅
薄化が重要であり、ソース、ドレイン形成後の熱処理の
低温化が要求される。ＭＯＳトランジスタのチャンネル
長が１ミクロンでは、９００℃程度の熱処理しか実施で
きない。
微細化がすすんでいる。素子の微細化では、素子寸法の
縮小と同時に、拡散長の浅薄化が必要となる。ＭＯ８集
積回路装置では、ソース、ドレイン拡散層の拡散長の浅
薄化が重要であり、ソース、ドレイン形成後の熱処理の
低温化が要求される。ＭＯＳトランジスタのチャンネル
長が１ミクロンでは、９００℃程度の熱処理しか実施で
きない。
一方、微細化の最も困難な点は、アルミニウム電極の配
線である。アルミニウム配線は多くの素子の上に配線さ
れるため、下地に段差が多く、微細なパターンの形成が
むづかしくなる。これを改善するため、リン珪酸ガラス
のりフローによる平坦化がなされている。しかし、コン
タクト窓のりフローには９５０℃以上の高温熱処理を必
要とし、チャンネル長が１ミクロン以下では適用不可能
である。コンタクト窓の幅が１ミクロンに近いような半
導体装置では、コンタクト窓のりフローが実施不可能で
あるため、アルミニウム電極の配線の信頼性に問題があ
る。
線である。アルミニウム配線は多くの素子の上に配線さ
れるため、下地に段差が多く、微細なパターンの形成が
むづかしくなる。これを改善するため、リン珪酸ガラス
のりフローによる平坦化がなされている。しかし、コン
タクト窓のりフローには９５０℃以上の高温熱処理を必
要とし、チャンネル長が１ミクロン以下では適用不可能
である。コンタクト窓の幅が１ミクロンに近いような半
導体装置では、コンタクト窓のりフローが実施不可能で
あるため、アルミニウム電極の配線の信頼性に問題があ
る。
従来から実施されているＭＯ８集積回路装置の製造方法
、特にアルミニウム電極の形成方法を中心に一部構造断
面図を用いて説明する。第３図ａ〜ｄはアルミニウム電
極の取り出し部を模式的に表現した工程順断面図である
。第３図ａのように、Ｐ型シリコン基板１にＮ＋拡散領
域２を形成した後、リン珪酸ガラス膜３を堆積する。次
に、第３図すのように、リン珪酸ガラス膜３を、写真食
刻法により、開口し、Ｎ十拡散層２からの電極取り出し
窓１１を形成する。そして、リン珪酸ガラス膜３のリフ
ロー処理により、第３図Ｃのように、コンタクト窓部の
段差１２を滑らかにする。
、特にアルミニウム電極の形成方法を中心に一部構造断
面図を用いて説明する。第３図ａ〜ｄはアルミニウム電
極の取り出し部を模式的に表現した工程順断面図である
。第３図ａのように、Ｐ型シリコン基板１にＮ＋拡散領
域２を形成した後、リン珪酸ガラス膜３を堆積する。次
に、第３図すのように、リン珪酸ガラス膜３を、写真食
刻法により、開口し、Ｎ十拡散層２からの電極取り出し
窓１１を形成する。そして、リン珪酸ガラス膜３のリフ
ロー処理により、第３図Ｃのように、コンタクト窓部の
段差１２を滑らかにする。
リフローに必要な温度は、リン珪酸ガラス膜３の組成に
よって変り、例えばリン濃度が８重量％ではチッ素雰囲
気で１０００℃、水蒸気雰囲気で９５０℃である。リン
濃度の増加することにより、低温化は可能であるが、例
えば、リン濃度を１０重量％まで高くすれば、吸湿性が
非常に高くなり、信頼性上問題が起りやすくなる。この
リフロー処理により、第３図ｄのように、アルミニウム
配線５のステップカバーは向上し、コンタクト窓の被覆
率は１．２μｍ口の場合で５０％以上となる。また、パ
ッシベーション膜６は均一に、コンタクト窓部でもカバ
ーされている。拡散層が深く、９５０℃以上の熱処理が
可能な場合、第３図のようにリフローによる形状改善で
きるが、高温熱処理が不可能でかつ、コンタクト窓の幅
が１．２μｍ以下の場合、第４図ａ −ｃの工程順断面
図で表わしたような問題が発生しやすい。第４図はコン
タクト窓の大きさが０．８μｍ口であり、しかも、Ｎ十
拡散層２が０．２μｍと浅い場合であり、９００℃の熱
処理のみしか実施できず、コンタクト窓のりフローは従
来の方法では不可能なものの場合である。第４図すの場
合、コンタクト窓の段差は急峻であり、したがって、第
４図Ｃのように、コンタクト窓でのアルミニウム膜５の
ステップカバーは著しく低下し、窓の底部で断線しやす
くなる。さらに、パッシベーション膜６は、コンタクト
窓内部に入らず、コンタクト窓上部で、パッシベーショ
ン膜のピンホールが生じる。
よって変り、例えばリン濃度が８重量％ではチッ素雰囲
気で１０００℃、水蒸気雰囲気で９５０℃である。リン
濃度の増加することにより、低温化は可能であるが、例
えば、リン濃度を１０重量％まで高くすれば、吸湿性が
非常に高くなり、信頼性上問題が起りやすくなる。この
リフロー処理により、第３図ｄのように、アルミニウム
配線５のステップカバーは向上し、コンタクト窓の被覆
率は１．２μｍ口の場合で５０％以上となる。また、パ
ッシベーション膜６は均一に、コンタクト窓部でもカバ
ーされている。拡散層が深く、９５０℃以上の熱処理が
可能な場合、第３図のようにリフローによる形状改善で
きるが、高温熱処理が不可能でかつ、コンタクト窓の幅
が１．２μｍ以下の場合、第４図ａ −ｃの工程順断面
図で表わしたような問題が発生しやすい。第４図はコン
タクト窓の大きさが０．８μｍ口であり、しかも、Ｎ十
拡散層２が０．２μｍと浅い場合であり、９００℃の熱
処理のみしか実施できず、コンタクト窓のりフローは従
来の方法では不可能なものの場合である。第４図すの場
合、コンタクト窓の段差は急峻であり、したがって、第
４図Ｃのように、コンタクト窓でのアルミニウム膜５の
ステップカバーは著しく低下し、窓の底部で断線しやす
くなる。さらに、パッシベーション膜６は、コンタクト
窓内部に入らず、コンタクト窓上部で、パッシベーショ
ン膜のピンホールが生じる。
以上のように、微小コンタクト窓からのアルミニウム電
極の接続には、窓にテーパーを付けることが必須である
が、高温処理が困難であり、アルミニウム電極の接続不
良や、信頼性の低下が起りやすい。
極の接続には、窓にテーパーを付けることが必須である
が、高温処理が困難であり、アルミニウム電極の接続不
良や、信頼性の低下が起りやすい。
発明が解決しようとする問題点
半導体集積回路装置の素子の微細化による高密度・高集
積化のため、素子の電極形成において、コンタクト窓が
微小化され、配線も微細化される。素子の微細化は、素
子寸法の縮小のみならず、不純物の拡散長も浅くなり低
温化が必要となる。従来、コンタクト窓は、リン珪酸ガ
ラス膜のりフローにより、傾斜が付けられていたが、低
温化により適用できなくなった。コンタクト窓が縮小さ
れ、かつ窓形状が急峻になったため、コンタクト窓での
アルミ断線やこの上部でのパッシベーション膜の被覆の
劣化が起る。半導体集積回路装置の製造歩留や信頼性を
低下しないため、上記問題点の解決が必要である。
積化のため、素子の電極形成において、コンタクト窓が
微小化され、配線も微細化される。素子の微細化は、素
子寸法の縮小のみならず、不純物の拡散長も浅くなり低
温化が必要となる。従来、コンタクト窓は、リン珪酸ガ
ラス膜のりフローにより、傾斜が付けられていたが、低
温化により適用できなくなった。コンタクト窓が縮小さ
れ、かつ窓形状が急峻になったため、コンタクト窓での
アルミ断線やこの上部でのパッシベーション膜の被覆の
劣化が起る。半導体集積回路装置の製造歩留や信頼性を
低下しないため、上記問題点の解決が必要である。
問題点を解決するための手段
本発明は、あらかじめ半導体基板の主面に形成された素
子からの電極の取り出しに際して、素子の表面に形成さ
れた第１の絶縁膜に、コンタクト窓を開口した後、第２
の絶縁膜を堆積する工程と、この第２の絶縁膜を異方性
エツチングにより食刻し、コンタクト窓の内壁面にサイ
ドウオールを残置し、テーパーの内壁をもつコンタクト
窓を形成する工程と、このコンタクト窓に金属配線を形
成する工程とを含む半導体装置の製造方法である。
子からの電極の取り出しに際して、素子の表面に形成さ
れた第１の絶縁膜に、コンタクト窓を開口した後、第２
の絶縁膜を堆積する工程と、この第２の絶縁膜を異方性
エツチングにより食刻し、コンタクト窓の内壁面にサイ
ドウオールを残置し、テーパーの内壁をもつコンタクト
窓を形成する工程と、このコンタクト窓に金属配線を形
成する工程とを含む半導体装置の製造方法である。
第２の絶縁膜の膜厚をコンタクト窓の大きさ、深さによ
って最適化することにより、コンタクト窓の内壁面の形
状を任意にコントロール可能である。
って最適化することにより、コンタクト窓の内壁面の形
状を任意にコントロール可能である。
作用
本発明によると、高密度・高集積の半導体集積回路装置
において、微細配線の課題である微小コンタクト窓から
の電極の取り出し部分に、同コンタクト窓の内壁に傾斜
を付けることにより、この部分の段差でのアルミニウム
電極の断線を防止し、装置の製造歩留の向上と、信頼性
の向上とが可能になる。
において、微細配線の課題である微小コンタクト窓から
の電極の取り出し部分に、同コンタクト窓の内壁に傾斜
を付けることにより、この部分の段差でのアルミニウム
電極の断線を防止し、装置の製造歩留の向上と、信頼性
の向上とが可能になる。
実施例
次に本発明の半導体装置の製造方法を、図面を参照しな
がら、実施例により説明する。第１図ａ〜ｅは本発明実
施例の一部製造工程の工程順断面図である。第３図従来
例と同一部分については同一番号で示した。
がら、実施例により説明する。第１図ａ〜ｅは本発明実
施例の一部製造工程の工程順断面図である。第３図従来
例と同一部分については同一番号で示した。
まず、第１図ａのように、Ｐ型シリコン基板１にＮ＋拡
散層２を形成し、リン珪酸ガラスからなる層間絶縁膜３
を堆積する。次いで、第１図すのように、電極取り出し
窓１１を開口する。窓の大きさＡは１．２μｍである。
散層２を形成し、リン珪酸ガラスからなる層間絶縁膜３
を堆積する。次いで、第１図すのように、電極取り出し
窓１１を開口する。窓の大きさＡは１．２μｍである。
次に、第１図Ｃのように、気相成長法により、二酸化珪
素膜４をコンタクト窓の内壁、底面に均一に０．２μｍ
の厚さで堆積する。この被膜４は絶縁膜であり、均一な
被覆性をもつものであれば、二酸化珪素膜に限らず、リ
ン珪酸ガラス膜、チッ化珪素膜のいずれでもよい。つぎ
に、ＣＨＦ３１０２をエツチングガスとして、異方性エ
ツチングを行うことにより、第１図ｄのように、コンタ
クト窓の内壁にサイドウオール４ａを形成する。このと
き、コンタクト窓の底および層間絶縁膜平面上の絶縁膜
は全て、エツチング除去される。サイドウオール４ａの
厚みは０．２μｍであり、コンタクト窓の仕上り寸法幅
Ｂは０．８μｍとなる。
素膜４をコンタクト窓の内壁、底面に均一に０．２μｍ
の厚さで堆積する。この被膜４は絶縁膜であり、均一な
被覆性をもつものであれば、二酸化珪素膜に限らず、リ
ン珪酸ガラス膜、チッ化珪素膜のいずれでもよい。つぎ
に、ＣＨＦ３１０２をエツチングガスとして、異方性エ
ツチングを行うことにより、第１図ｄのように、コンタ
クト窓の内壁にサイドウオール４ａを形成する。このと
き、コンタクト窓の底および層間絶縁膜平面上の絶縁膜
は全て、エツチング除去される。サイドウオール４ａの
厚みは０．２μｍであり、コンタクト窓の仕上り寸法幅
Ｂは０．８μｍとなる。
次に、第１図ｅのように、アルミニウム電極５、パッシ
ベーション膜６が堆積され、コンタクト窓上部でのパッ
シベーションのクラックやピンホールの発生をおさえ、
電極形成ができる。
ベーション膜６が堆積され、コンタクト窓上部でのパッ
シベーションのクラックやピンホールの発生をおさえ、
電極形成ができる。
次に、第２図ａ〜ｆに、ゲートアレイなどの第１アルミ
ニウム配線から第２のアルミニウム配線での電極取り出
しについて同様に示す。第２図ａにおいて、１は半導体
基板、７は二酸化珪素膜を示し、８は第１のアルミニウ
ム配線である。なお、第２図の各図では半導体基板中の
素子構造は省略している。次に、第２図すのように、層
間絶縁膜３を堆積した後、写真食刻法により、第２図Ｃ
のように、寸法幅Ａ゛のコンタクト窓１３を開口した後
、二酸化珪素膜１４を気相成長法により、第２図ｄのよ
うに、０．２μｍの膜厚を堆積する。同じ（、二酸化珪
素膜１４に異方性工・ソチングを行うことにより、第２
図ｅのように、サイドウオール１４ａ、１４ｂを形成す
る。コンタクト窓の大きさは、第２図Ｃ中の寸法幅Ａ′
が１．２μｍ、第２図Ｃ中の寸法幅Ｂ゛が０．８μｍと
なる。したがって、コンタクト窓形成のためのマスクパ
ターンは、従来の食刻技術で１．２μｍを開口するよう
に設定すればよい。最終的には、第２図ｆのように、第
２のアルミニウム電極１５、パッシベーション膜６を形
成する。第１のアルミニウム膜の段差はサイドウオール
１４ａにより傾斜が付けられたことにより緩やかになり
、コンタクト窓内壁と同時に、第２アルミニウム配線の
段差形状も同時に改善される。サイドウオール形成に用
いる二酸化珪素膜は、減圧気相成長法による二酸化珪素
膜、プラズマ励起型気相成長法のいずれも適用できる。
ニウム配線から第２のアルミニウム配線での電極取り出
しについて同様に示す。第２図ａにおいて、１は半導体
基板、７は二酸化珪素膜を示し、８は第１のアルミニウ
ム配線である。なお、第２図の各図では半導体基板中の
素子構造は省略している。次に、第２図すのように、層
間絶縁膜３を堆積した後、写真食刻法により、第２図Ｃ
のように、寸法幅Ａ゛のコンタクト窓１３を開口した後
、二酸化珪素膜１４を気相成長法により、第２図ｄのよ
うに、０．２μｍの膜厚を堆積する。同じ（、二酸化珪
素膜１４に異方性工・ソチングを行うことにより、第２
図ｅのように、サイドウオール１４ａ、１４ｂを形成す
る。コンタクト窓の大きさは、第２図Ｃ中の寸法幅Ａ′
が１．２μｍ、第２図Ｃ中の寸法幅Ｂ゛が０．８μｍと
なる。したがって、コンタクト窓形成のためのマスクパ
ターンは、従来の食刻技術で１．２μｍを開口するよう
に設定すればよい。最終的には、第２図ｆのように、第
２のアルミニウム電極１５、パッシベーション膜６を形
成する。第１のアルミニウム膜の段差はサイドウオール
１４ａにより傾斜が付けられたことにより緩やかになり
、コンタクト窓内壁と同時に、第２アルミニウム配線の
段差形状も同時に改善される。サイドウオール形成に用
いる二酸化珪素膜は、減圧気相成長法による二酸化珪素
膜、プラズマ励起型気相成長法のいずれも適用できる。
発明の効果
以上のように、本発明によれば、高密度・高集積の半導
体集積回路装置のアルミニウム電極取り出しの際に、コ
ンタクト窓内壁にサイドウオールを形成して、傾斜を付
けることにより、段差形状が改善され、アルミニウム電
極の加工歩留や信頼性が向上できた。さらに、第１層の
アルミニウム配線から、第２のアルミニウム電極を取り
出す装置において、第２のアルミニウム配線の段差形状
も改善され、この部分での断線防止効果も得られた。
体集積回路装置のアルミニウム電極取り出しの際に、コ
ンタクト窓内壁にサイドウオールを形成して、傾斜を付
けることにより、段差形状が改善され、アルミニウム電
極の加工歩留や信頼性が向上できた。さらに、第１層の
アルミニウム配線から、第２のアルミニウム電極を取り
出す装置において、第２のアルミニウム配線の段差形状
も改善され、この部分での断線防止効果も得られた。
微小コンタクトの形成にあたっては、パターン寸法を実
寸法より、０．４〜０．６μｍ太き（開口し、サイドウ
オールにより開口幅がコントロールされて縮小できるの
で、従来の製造技術でサブミクロンのコンタクトの開口
が可能となった。
寸法より、０．４〜０．６μｍ太き（開口し、サイドウ
オールにより開口幅がコントロールされて縮小できるの
で、従来の製造技術でサブミクロンのコンタクトの開口
が可能となった。
第１図ａ−ｅは本発明の第１実施例の一部製造工程順断
面図、第２図ａ〜ｆは本発明の第２の実施例の工程順断
面図、第３図ａ〜ｄは従来例の製造方法による一部製造
工程順断面図、第４図ａ〜Ｃは他の従来例の一部製造工
程順断面図である。 １１・・・・・・コンタクト窓、２・・・・・・Ｎ十拡
散層、４・・・・・・二酸化珪素膜、８・・・・・・第
１のアルミニウム配線、４ａ・・・・・・サイドウオー
ル、５・・・・・・アルミニウム電極。
面図、第２図ａ〜ｆは本発明の第２の実施例の工程順断
面図、第３図ａ〜ｄは従来例の製造方法による一部製造
工程順断面図、第４図ａ〜Ｃは他の従来例の一部製造工
程順断面図である。 １１・・・・・・コンタクト窓、２・・・・・・Ｎ十拡
散層、４・・・・・・二酸化珪素膜、８・・・・・・第
１のアルミニウム配線、４ａ・・・・・・サイドウオー
ル、５・・・・・・アルミニウム電極。
Claims (3)
- （１）あらかじめ半導体基板の主面に形成された素子か
らの電極の取り出しに際して、前記素子の表面に形成さ
れた第１の絶縁膜に、コンタクト窓を開口した後、第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜を異方性
エッチングにより食刻し、前記第１の絶縁膜のコンタク
ト窓の内壁面にサイドウォールを残置し、テーパー状の
内壁をもつコンタクト窓を形成する工程と、このコンタ
クト窓に金属配線を形成する工程を含むことを特徴とす
る半導体装置の製造方法。 - （２）第２の絶縁膜が、プラズマ励起型気相成長法によ
り堆積した二酸化珪素膜であることを特徴とする特許請
求の範囲第１項に記載の半導体装置の製造方法。 - （３）第２の絶縁膜が減圧気相成長法により堆積した二
酸化珪素膜であることを特徴とする特許請求の範囲第１
項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305487A JPS63190357A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305487A JPS63190357A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63190357A true JPS63190357A (ja) | 1988-08-05 |
Family
ID=12099729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305487A Pending JPS63190357A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63190357A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238628A (ja) * | 1989-03-10 | 1990-09-20 | Nec Corp | 半導体装置の製造方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JPH03151638A (ja) * | 1989-11-08 | 1991-06-27 | Nissan Motor Co Ltd | 半導体集積回路の製造方法 |
| US6417094B1 (en) * | 1998-12-31 | 2002-07-09 | Newport Fab, Llc | Dual-damascene interconnect structures and methods of fabricating same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605514A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6120352A (ja) * | 1984-07-09 | 1986-01-29 | Sony Corp | 多層配線の形成方法 |
-
1987
- 1987-02-02 JP JP2305487A patent/JPS63190357A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605514A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6120352A (ja) * | 1984-07-09 | 1986-01-29 | Sony Corp | 多層配線の形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238628A (ja) * | 1989-03-10 | 1990-09-20 | Nec Corp | 半導体装置の製造方法 |
| JPH03151638A (ja) * | 1989-11-08 | 1991-06-27 | Nissan Motor Co Ltd | 半導体集積回路の製造方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| US6417094B1 (en) * | 1998-12-31 | 2002-07-09 | Newport Fab, Llc | Dual-damascene interconnect structures and methods of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466637A (en) | Method of making a self-aligned contact in semiconductor device | |
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JPS6041470B2 (ja) | 半導体装置の製造方法 | |
| JPS63190357A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| US6660592B2 (en) | Fabricating a DMOS transistor | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPH0541457A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS6230494B2 (ja) | ||
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JPS6248027A (ja) | 半導体装置 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2820263B2 (ja) | 半導体素子の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPS62188267A (ja) | 半導体装置及びその製造方法 | |
| JPH04217319A (ja) | 絶縁膜に対する窓明けエッチング方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPS6130758B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 |