JPS63197366A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63197366A JPS63197366A JP3014587A JP3014587A JPS63197366A JP S63197366 A JPS63197366 A JP S63197366A JP 3014587 A JP3014587 A JP 3014587A JP 3014587 A JP3014587 A JP 3014587A JP S63197366 A JPS63197366 A JP S63197366A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- margin
- contact portion
- metal wiring
- contact part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 6
- 230000005012 migration Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 44
- 230000015556 catabolic process Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に静電気等によ
る高電圧に対する絶縁破壊強度を向上した半導体集積回
路装置に関する。
る高電圧に対する絶縁破壊強度を向上した半導体集積回
路装置に関する。
従来、半導体集積回路装置では静電気等の高電圧に対す
る絶縁破壊強度を向上するために、特にこれらの過電圧
が印加される外部端子の近傍では拡散層や金属配線にレ
イアウト上の工夫がなされている。例えば第３図の様に
半導体基板２１に形成した外部端子としての金属配線２
２と保護抵抗としての拡散層２３とのコンタクト部２４
に拡散層端の余裕２３５１を設けている。またこれに近
接する金属配線２５と他の拡散層（例えばＶｃｃ電位）
２６とのコンタクト部２７を前記保護抵抗としての拡散
層２３から十分能される様に両者の間隔に十分な余裕を
設けている。
る絶縁破壊強度を向上するために、特にこれらの過電圧
が印加される外部端子の近傍では拡散層や金属配線にレ
イアウト上の工夫がなされている。例えば第３図の様に
半導体基板２１に形成した外部端子としての金属配線２
２と保護抵抗としての拡散層２３とのコンタクト部２４
に拡散層端の余裕２３５１を設けている。またこれに近
接する金属配線２５と他の拡散層（例えばＶｃｃ電位）
２６とのコンタクト部２７を前記保護抵抗としての拡散
層２３から十分能される様に両者の間隔に十分な余裕を
設けている。
上述した従来のパターンレイアウトでは、前記し九箇所
における夫々の余裕は十分であるが、保護抵抗としての
拡散層２３に近接する金属配線２５と拡散層２６とのコ
ンタクト部２７における拡散層端の余裕については特に
考慮されることはなく、他の内部回路と同様に製造上の
最小余裕でパターン構成されている。
における夫々の余裕は十分であるが、保護抵抗としての
拡散層２３に近接する金属配線２５と拡散層２６とのコ
ンタクト部２７における拡散層端の余裕については特に
考慮されることはなく、他の内部回路と同様に製造上の
最小余裕でパターン構成されている。
ところで外部端子としての金属配線２２に静電気等によ
る高電圧が印加された場合、この金属配線２２に接続し
た拡散層２３とこれに近接する拡散層２６との間に電流
経路が構成されて多大な電流が流れることがある。する
と、この多大な電流とこれが原因とされる発熱によって
金属配線２２や２５において金属原子のマイグレーシラ
ン現象が引き起こされる。そして、この時上述の様に拡
散層２６と金属間９２５とのコンタクト部２７における
拡散層端の余裕が小さいと、この臂イグレーシ曹ン現象
は第４図に示す様に半導体基板２１とフィールド酸化膜
２８あるいは層間絶縁膜２９の界面を通して進行し、つ
いにはこの部分の絶縁を破壊して半導体基板２１と金属
間！ｓ２５を短絡させてしまうことになる。
る高電圧が印加された場合、この金属配線２２に接続し
た拡散層２３とこれに近接する拡散層２６との間に電流
経路が構成されて多大な電流が流れることがある。する
と、この多大な電流とこれが原因とされる発熱によって
金属配線２２や２５において金属原子のマイグレーシラ
ン現象が引き起こされる。そして、この時上述の様に拡
散層２６と金属間９２５とのコンタクト部２７における
拡散層端の余裕が小さいと、この臂イグレーシ曹ン現象
は第４図に示す様に半導体基板２１とフィールド酸化膜
２８あるいは層間絶縁膜２９の界面を通して進行し、つ
いにはこの部分の絶縁を破壊して半導体基板２１と金属
間！ｓ２５を短絡させてしまうことになる。
このため、このコンタクト部２７における電圧強度が著
しく低下され、これによって半導体集積回路装置全体の
絶縁破壊強度が低され、その信頼性を低下させる原因と
なっている。
しく低下され、これによって半導体集積回路装置全体の
絶縁破壊強度が低され、その信頼性を低下させる原因と
なっている。
上述した従来の外部端子としての金属配線と拡散層とを
接続するコンタクト部に近接する金属配線と拡散層とを
接続するコンタクト部においてはコンタクトと拡散層端
の余裕については何ら考慮がなされていなかったのに対
し、本発明は、そこのコンタクトと拡散層端の余裕を内
部回路等の他の箇所のコンタクト部の余裕より必らず大
きくしているという内容を有する。
接続するコンタクト部に近接する金属配線と拡散層とを
接続するコンタクト部においてはコンタクトと拡散層端
の余裕については何ら考慮がなされていなかったのに対
し、本発明は、そこのコンタクトと拡散層端の余裕を内
部回路等の他の箇所のコンタクト部の余裕より必らず大
きくしているという内容を有する。
本発明の半導体集積回路装置は、外部端子としての金属
配線と拡散層とを接続するコンタクト部に近接される金
属配線と拡散層とのコンタクト部における電圧強度を向
上し、半導体集積回路装置全体の電圧破壊強度の向上及
びその信頼性の向上を達成するものである。
配線と拡散層とを接続するコンタクト部に近接される金
属配線と拡散層とのコンタクト部における電圧強度を向
上し、半導体集積回路装置全体の電圧破壊強度の向上及
びその信頼性の向上を達成するものである。
本発明の半導体集積回路装置は、外部端子としての金属
配線と拡散層とを接続するコンタクト部に近接される金
属配線と拡散層とのコンタクト部における拡散層端の余
裕を少なくとも他のコンタクト部よりも大きく形成する
構成としている。
配線と拡散層とを接続するコンタクト部に近接される金
属配線と拡散層とのコンタクト部における拡散層端の余
裕を少なくとも他のコンタクト部よりも大きく形成する
構成としている。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示しておシ、シリコン等の
半導体基板１上には外部端子としての金属間＠２を設け
、これを半導体基板１の主面に形成した保護抵抗として
のＮｆｉ拡散層３にコンタクト部４で接続している。ま
た、この拡散層３に近接する位置にはＶＣＣ電位に接続
される金属配線５及びＮ型拡散層６を配設し、両者をコ
ンタクト部７において接続している。
半導体基板１上には外部端子としての金属間＠２を設け
、これを半導体基板１の主面に形成した保護抵抗として
のＮｆｉ拡散層３にコンタクト部４で接続している。ま
た、この拡散層３に近接する位置にはＶＣＣ電位に接続
される金属配線５及びＮ型拡散層６を配設し、両者をコ
ンタクト部７において接続している。
そして、前記コンタクト部４ではこれまでと同様に拡散
層３の端部の余裕３ａを十分大きなものに設定するとと
もに、前記コンタクト部７においても拡散層６の端部の
余裕６ａを可及的に大きく設定している。特に、この拡
散層６の余裕６ａは、内部回路等の他の箇所におけるコ
ンタクト部よシ４十分大きな寸法に設定している。
層３の端部の余裕３ａを十分大きなものに設定するとと
もに、前記コンタクト部７においても拡散層６の端部の
余裕６ａを可及的に大きく設定している。特に、この拡
散層６の余裕６ａは、内部回路等の他の箇所におけるコ
ンタクト部よシ４十分大きな寸法に設定している。
したがって、この構成によれば外部端子としての金属配
線２に静電気等による高電圧が印加された場合に、上述
したように拡散層３と６との間に電流経路が形成され、
この電流及びこれに伴う発熱が原因となって各金属配線
２と５にマイグレーシ曹ン現象が引き起こされるが、コ
ンタクト部７には拡散層６の大きな余裕６ａを設けてい
るために、第４図に示したような界面を通してのマイグ
レーシ冒ンの進行が生ずることはなく半導体基板１と金
属配線５等との短絡を防止してその絶縁破壊の強度を向
上できる。
線２に静電気等による高電圧が印加された場合に、上述
したように拡散層３と６との間に電流経路が形成され、
この電流及びこれに伴う発熱が原因となって各金属配線
２と５にマイグレーシ曹ン現象が引き起こされるが、コ
ンタクト部７には拡散層６の大きな余裕６ａを設けてい
るために、第４図に示したような界面を通してのマイグ
レーシ冒ンの進行が生ずることはなく半導体基板１と金
属配線５等との短絡を防止してその絶縁破壊の強度を向
上できる。
因に、本発明者の測定によれば、余裕が０．５μｍでは
破壊電圧が２００Ｖであったものが、余裕を１．５μｍ
にすることによって破壊電圧を４００Ｖに改善できた。
破壊電圧が２００Ｖであったものが、余裕を１．５μｍ
にすることによって破壊電圧を４００Ｖに改善できた。
なお、第１図では拡散層６０幅寸法を一様に増大してコ
ンタクト部７における余裕６ａを大きくしているが、拡
散層３において設けた余裕と同様に、拡散層６のコンタ
クト部７における幅のみを大きくした構成にしても十分
本発明の目的を達成することができる。
ンタクト部７における余裕６ａを大きくしているが、拡
散層３において設けた余裕と同様に、拡散層６のコンタ
クト部７における幅のみを大きくした構成にしても十分
本発明の目的を達成することができる。
次に本発明の第２の実施例を図面を参照して説明する。
図２に第２の実施例を示す。シリコン等の半導体基板１
１上には、外部端子としての金属配線１２を設け、これ
を半導体基板１１の主面に形成した保護抵抗としてのＮ
型拡散層１３にコンタクト部１４で接続している。また
この入力コンタクト部１４に近接して保護抵抗としての
Ｎ型拡散層の他端側のコンタクト部１７がある。コンタ
クト部１７の拡散層１３との余裕１６ａは、内部回路等
の他の箇所におけるコンタクト部より十分大きな寸法に
設定しである。この構成の場合の静電気等による高電圧
が印加された時の電流経路は、拡散層抵抗１３を介する
ものと、コンタクト部１４→半導体基板１１→コンタク
ト部１７という２つの経路が考えられるが、この時拡散
層抵抗１３の抵抗値が大きければ大きいほど、；ンタク
ト部１４→半導体基板→コンタクト部１７という経路を
流れる電流は大きくなる。通常保護抵抗としての拡散抵
抗の抵抗値ＩＫΩ程度に設廻嘔れるが本発明者に測定に
よればＩＫΩ程度の値では、コンタクト部１７の破壊が
コンタクト部１７の余裕１６ｍによって左右され、第１
の実施例と同じ結果となる。
１上には、外部端子としての金属配線１２を設け、これ
を半導体基板１１の主面に形成した保護抵抗としてのＮ
型拡散層１３にコンタクト部１４で接続している。また
この入力コンタクト部１４に近接して保護抵抗としての
Ｎ型拡散層の他端側のコンタクト部１７がある。コンタ
クト部１７の拡散層１３との余裕１６ａは、内部回路等
の他の箇所におけるコンタクト部より十分大きな寸法に
設定しである。この構成の場合の静電気等による高電圧
が印加された時の電流経路は、拡散層抵抗１３を介する
ものと、コンタクト部１４→半導体基板１１→コンタク
ト部１７という２つの経路が考えられるが、この時拡散
層抵抗１３の抵抗値が大きければ大きいほど、；ンタク
ト部１４→半導体基板→コンタクト部１７という経路を
流れる電流は大きくなる。通常保護抵抗としての拡散抵
抗の抵抗値ＩＫΩ程度に設廻嘔れるが本発明者に測定に
よればＩＫΩ程度の値では、コンタクト部１７の破壊が
コンタクト部１７の余裕１６ｍによって左右され、第１
の実施例と同じ結果となる。
また前記２つの実施例ではＮｆｉ拡紋層で例示したがＰ
型拡散層でも同じであシ、ま九近接しているコンタクト
部がＧＮＤやその他の電位でも同様に適用できる。
型拡散層でも同じであシ、ま九近接しているコンタクト
部がＧＮＤやその他の電位でも同様に適用できる。
以上説明したように本発明は、外部端子としての金属配
線と拡散層とを接続するコンタクト部に近接される金属
配線と拡散層とのコンタクト部における拡散層端余裕を
少なくとも他のコンタクト部よシ大きく形成しているの
で、外部端子としての金属配線と拡散層とを接続するコ
ンタクト部から通流される電流によって起こるマイグレ
ーシ璽ン現象によるコンタクト部の絶縁破壊を有効に防
止でき、これによシ半導体集積回路装置全体の高電圧に
対する破壊強度を向上しかつその信頼性を向上できる。
線と拡散層とを接続するコンタクト部に近接される金属
配線と拡散層とのコンタクト部における拡散層端余裕を
少なくとも他のコンタクト部よシ大きく形成しているの
で、外部端子としての金属配線と拡散層とを接続するコ
ンタクト部から通流される電流によって起こるマイグレ
ーシ璽ン現象によるコンタクト部の絶縁破壊を有効に防
止でき、これによシ半導体集積回路装置全体の高電圧に
対する破壊強度を向上しかつその信頼性を向上できる。
第１図は本発明の第１の実施例の要部の平面図、第２図
は本発明の第２実施例の要部の平面図、第３図は従来例
の要部の平面図、第４図は第３図のＡＡ線に沿う断面図
である。 １．１１．２１・・・・・・半導体基板、２，１２，２
２・・・・・・外部端子としての金属配線、３，６，１
３，２３゜２６・・・・・・Ｎ型拡散層、３ａ、１３ａ
、２３ａ、６ａ。 １６ ａ ＝−−−・余裕、４，７，１４，１７，２４
．２７−・−・−コンタクト部、５．２５・・・・・・
Ｖｃｃ電位の金属配線、２８・・・・・・フィールド酸
化膜、２９・・・・・・層間絶縁膜。 代理人 弁理士 内 原 晋 ゛ｌ≧、（２、。 ＼５−゛
は本発明の第２実施例の要部の平面図、第３図は従来例
の要部の平面図、第４図は第３図のＡＡ線に沿う断面図
である。 １．１１．２１・・・・・・半導体基板、２，１２，２
２・・・・・・外部端子としての金属配線、３，６，１
３，２３゜２６・・・・・・Ｎ型拡散層、３ａ、１３ａ
、２３ａ、６ａ。 １６ ａ ＝−−−・余裕、４，７，１４，１７，２４
．２７−・−・−コンタクト部、５．２５・・・・・・
Ｖｃｃ電位の金属配線、２８・・・・・・フィールド酸
化膜、２９・・・・・・層間絶縁膜。 代理人 弁理士 内 原 晋 ゛ｌ≧、（２、。 ＼５−゛
Claims (2)
- （１）半導体基板上に、外部端子としての金属配線と拡
散層を接続するコンタクト部と、このコンタクト部に近
接された金属配線と拡散層を接続する第１のコンタクト
部とを備える半導体集積回路装置において、前記外部端
子としての金属配線と拡散層を接続するコンタクト部に
近接される前記金属配線及び拡散層の第２のコンタクト
部における拡散層端の余裕を少なくとも他のコンタクト
部よりも大きく形成したことを特徴とする半導体集積回
路装置。 - （２）前記第２のコンタクト部における拡散層端の余裕
を半導体集積回路の製造上の最小余裕よりも大きくして
なる特許請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014587A JPS63197366A (ja) | 1987-02-10 | 1987-02-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014587A JPS63197366A (ja) | 1987-02-10 | 1987-02-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197366A true JPS63197366A (ja) | 1988-08-16 |
Family
ID=12295595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014587A Pending JPS63197366A (ja) | 1987-02-10 | 1987-02-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197366A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513182A (ja) * | 1974-06-25 | 1976-01-12 | Nippon Electric Co | |
| JPS56124266A (en) * | 1980-03-03 | 1981-09-29 | Mitsubishi Electric Corp | Semiconductor device |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
-
1987
- 1987-02-10 JP JP3014587A patent/JPS63197366A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513182A (ja) * | 1974-06-25 | 1976-01-12 | Nippon Electric Co | |
| JPS56124266A (en) * | 1980-03-03 | 1981-09-29 | Mitsubishi Electric Corp | Semiconductor device |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| JPS63197366A (ja) | 半導体集積回路 | |
| JPS62165362A (ja) | 半導体集積回路装置 | |
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JPH0821630B2 (ja) | 半導体装置 | |
| JPH0334660B2 (ja) | ||
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH0381310B2 (ja) | ||
| KR100575861B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JP3738369B2 (ja) | 半導体集積回路装置 | |
| JP3116778B2 (ja) | 半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JPS6230361A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPS613442A (ja) | 半導体装置 | |
| KR100406586B1 (ko) | 정전기 방지 장치 | |
| JPS6327044A (ja) | 半導体装置 | |
| JPS63151062A (ja) | 入力保護回路 | |
| JP3240511B2 (ja) | Ｅｓｄ保護回路及びその回路の形成方法 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPS6225448A (ja) | ゲ−ト保護半導体装置 | |
| JPS6143465A (ja) | 半導体装置 |