JPS63200246A - デ−タの高速読出し方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ処理装置に用いて好適なデータの高速
読出し方式に関する。

［従来の技術］ 従来、例えば超音波診断装置の音波発生源となる波形発
生器には、発生波形データ（時間軸を持たない正弦波、
三角波等の波形）を記憶するメモリが用いられる。

第２図は従来のデジタル型波形発生器１を示すブロック
図である。ＣＰＵ２は、ホストコンピュータが与える発
生波形データをインターフェイス３を介して受信し、メ
モリ（ＲＡＭ）４にデジタル状態で書込む。コンソール
５で発生波形の種類（正弦波、三角波等）、発生速度（
１波形ドツトの発生時間）等が設定されると、ＣＰＵ２
はタイミング回路８に発生速度を設定する。タイミング
回路８はメモリ４より優先データ（波形データの１ドツ
ト）を読出し、該データをラッチ（ＬＡＣＨ）６の入力
端に確立する。ＣＰＵ２もしくは外部から駆動器（ＳＥ
Ｌ）７に波形発生指令が伝達されると、タイミング回路
８に設定された波形発生速度に同期してラッチ６が駆動
され、ラッチ６の入力端に確立された上記読出し優先デ
ータがＤ／Ａ変換器９を経たアナログ状態で出力される
。

タイミング回路８の作動によってラッチ６の入力端に確
立されていた読出し優先データが出力される毎に、メモ
リ４に書込まれている新たな読出し優先データを読出し
、該データをラッチ６の入力端に確立し、新たなタイミ
ング回路８の作動に備える。

以ヒにより、メモリ４に書込まれていた発生波形データ
が、タイミング回路８の作動に基づく所定の速度で、所
定の読出し優先順位に従って順次出力され、時間軸をも
ったアナログ波形が得られる。

［発明が解決しようとする問題点］ しかしながら、」二記従来の波形発生器１等のデータ処
理装置にあっては、そのデータ処理速度（波形発生速度
等）がメモリのアクセス時間に制限される。すなわち、
現状において入手可能な高速メモリのアクセス時間が１
００ＭＨ２であるとすれば、２００Ｍ）１２のデータ処
理速度を実施することは不可能である。すなわち、従来
の処理装置にあっては、メモリからデータを読出す時、
メモリにデータの読出、しアドレス情報を与えた後に該
データをメモリから読出す動作の高速性に欠ける。

本発明は、メモリのアクセス時間による制限を最小限に
抑え、データ処理速度を超高速化することを目的とする
。

［問題点を解決するための手段］ 本発明に係るデータの高速読出し方式は、相互に所定の
読出し優先順位を備えた再生用データを複数のメモリに
分配して書込み、各メモリに対応する複数の入力端を備
えるマルチプレクサ−の該各入力端に、対応する各メモ
リの再生用データを確立し、マルチプレクサ−の各入力
端に確立された各再生用データの読出し優先データをマ
ルチプレクサ−の出力選択回路の作動によってラッチの
入力端に確立し、ラッチの入力端に確立された上記読出
し優先データをタイミング回路の指令によって出力する
とともに、タイミング回路の指令によってラッチの入力
端に確立されていた読出し優先データが出力する毎に、
マルチプレクサ−の入力選択回路を再作動させてマルチ
プレクサ−の各入力端に確立されている各再生用データ
の新たな読出し優先データをラッチの入力端に確立する
ようにしたものである。

［作用］ 本発明によれば、再生用データは複数のメモリに分配さ
れ、マルチプレクサ−の各入力端に確立されるとともに
、マルチプレクサ−の入力選択回路の作動によってラッ
チの入力端に順次所定の読出し優先順位で確立され、タ
イミング回路の指令によって出力される。ここで、マル
チプレクサ−の動作速度（現状で例えば２５０ＭＨ２程
度）はメモリのアクセス時間（現状の高速メモリで例え
ば１００ＭＨ２程度）に比して極めて高速である。

したがって、本発明の実施において、再生用データが分
配されるメモリとしてｎ個のメモリを並列的に使用する
ものとすれば、あるメモリの前回アクセス完了後から次
回アクセス（該データを対応するマルチプレクサ−の入
力端に読出して確立するまでのアクセス）完了までの間
に、他のｎ−１個のメモリが順次アクセスを完了されて
データ処理に供されることとなる。すなわち、あるメモ
リは、前回アクセス完了後、他のｎ−１個の全部のメモ
リがアクセス完了するまでに、次回アクセスを完了すれ
ば足りることになる。これにより、各メモリは、前回ア
クセス完了後から次回アクセス開始前までの間のアクセ
ス余裕時間Ａとして、各再生用データの要求処理時間を
Ｄとする時、Ａ＝　（Ｎ−１）木りを与えられる０例え
ば、ｎ＝１６個のメモリを並列使用し、各メモリから読
出される再生用データの要求処理時間がＤ＝５ｎｓ（２
００ＭＨ２）であれば、各メモリのアクセス余裕時間は
Ａ　＝　７５ｎｓ（１３，３ＭＨ２）となり、各メモリ
は０最のアクセス高速化を必要とされない。また、並列
使用するメモリの使用数ｎを増設することにより、各メ
モリのアクセス余裕時間をより増大化し、あるいは各メ
モリのアクセス時間を一定として考えればデータ処理時
間をより短縮化できる。

また、メモリのアクセス余裕時間の増大により新たなデ
ータをメモリに書き込むことも可能となる。

すなわち、本発明によれば、メモリのアクセス時間によ
る制限を最小限に抑え、データ処理速度を超高速化する
ことができる。

［実施例］ 第１図は本発明の一実施例が適用されてなるデジタル型
波形発生器を示すブロック図である。

波形発生器１１のＣＰＵ１２は、ホストコンピュータが
与える発生波形データをインターフェイス１３を介して
受信し、データ保持メモリ（ＲＡＭ）１４にデジタル状
態で書込む。

コンソール１５で発生波形の種類、発生速度等が設定さ
れると、ｃｐｕｔｚは、データ保持メモリ１４に書込ま
れている発生波形データを所定の読出し順序で、第１〜
第１６のｎ＝１６個の並列配置されている各再生用メモ
リ１６に分配する。

これにより、再生用メモリ１６には、分配された発生波
形データが相互に所定の読出し順位を備えた再生用デー
タとして１１ｆ込まれる。なお、各再生用メモリ１６は
、それらに書込まれる再生用データの読出し順位をカウ
ントするアドレス制御用カウンタ（ＣＴＲ）ｌ　７を付
帯的に備える。これにより、各再生用メモリ１６に対応
する第１−第１６の１６個の入力端を備えるマルチプレ
クサ−（ＭＰＸ）１８の該各入力端に各再生用メモリ１
６の再生用データが確立される。したがって、該＋ＩＵ
形発生動作以前には、マルチプレクサ−１８の各入力端
に各再生用メモリ１６より読出される再生用データが確
立される。また、ＣＰＵ　ｌ　２はタイミング回路２０
に波形発生速度を設定する６次に、ＣＰＵ１２もしくは
外部から駆動器（ＳＥＬ）１９に波形発生指令が伝達さ
れると、タイミング回路２０が作動し、かつマルチプレ
クサ−１８の入力選択回路２１が作動する。

マルチプレクサ−１８の入力選択回路２１が作動すると
、マルチプレクサ−１８の各入力端に確立している各再
生用データのうちで入力選択回路２１が指定する入力端
に確立されている読出し優先データ（例えば１番地の再
生用データ）がラッチ２２の入力端に確立される。また
、タイミング回路２０が作動すると、ラッチ２２が駆動
され。

ラッチ２２の入力端に確立された」二記読出し優先デー
タがＤ／Ａ変換器２３を経たアナログ状態で出力される
。

上記のようにしてタイミング回路２０の指令によってラ
ッチ２２の入力端に確立されていた読出し優先データが
出力される毎に、マルチプレクサ−１８の入力選択回路
２１が再作動され、マルチプレクサ−１８の各入力端に
確立されている各再生用データのうちの新たな読出し優
先データ（例えば２番地の再生用データ）がラッチ２２
の入力端に確立され、新たなタイミング回路２０の指令
に備える。

また、各再生用メモリ１６に書込まれていた再生用デー
タがラッチ２２の入力端に確立された後、害１１績再生
用メモリ１６が再アクセスされるまでの間、したがって
他のｎ−１個の全部の再生用メモリ１６が順次アクセス
完了するまでの間に、データ保持メモリ１４から新たな
再生用データを分配されて書込まれる。ここで、各再生
用メモリ１６に付帯するアドレス制御用カウンタ１７は
、マルチプレクサ−１８の入力選択回路２１が作動され
、各＋ｒｆ生用メモリ１６に潜込まれていた再生用デー
タがラッチ２２の入力端に確立される毎に、当該再生用
メモリ１６が再アクセスされて再生用データの読出し順
位のためのカウント値（アドレス、例えば１７番値）を
更新する。

以上により、データ保持メモリ１４に書込まれていた発
生波形データは、複数の再生用メモリ１６、およびマル
チプレクサ−１８を介することにより、タイミング回路
２０の作動に基づ〈所定の速度で、所定の読出し優先順
位に従って順次出力され、Ｄ／Ａ変換器２３の出力端に
時間軸をもったアナログ波形が得られる。

次に、上記実施例の作用について説明する。

上記実施例によれば、再生用データは複数のメモリ１６
に分配され、マルチプレクサ−１８の各入力端に確立さ
れるとともに、マルチプレクサ−１８の入力選択回路２
１の作動によってラッチ２２の入力端に順次所定の読出
し優先順位で確立され、タイミング回路２０の指令によ
って出力される。ここで、マルチプレクサ−１８の動作
速度（現状で例えば２５ＯＮＨ２程度）はメモリ１６の
アクセス時間（現状の高速メモリで例えば１０ＯＮＨ２
程度）に比して極めて高速である。

したがって、再生用データが分配されるメモリ１６とし
てｎ個のメモリ１６を並列的に使用するものとすれば、
あるメモリ１６の前回アクセス完了後から次回アクセス
（新たなデータを書込み、該データの対応するマルチプ
レクサ−１８の入力端に読出して確立するまでのアクセ
ス）完了までの間に、他のｎ−１個のメモリ１６が順次
アクセスを完了されてデータ処理に供されることとなる
。すなわち、あるメモリ１６は、前回アクセス完ｒ後、
他のｎ−１個の全部のメモリ！６がアクセス完了するま
でに、次回アクセスを完了すれば足りることになる。こ
れにより、各メモリ１６は、前回アクセス完了後から次
回アクセス開始前までの間のアクセス余裕時間Ａとして
、各再生用データの要求処理時間をＤとする時、Ａ＝（
Ｎ−１）木りを与えられる０例えば、上記実施例におけ
るように、再生用データを波形データとしてｎ＝１６個
のメモリ１６を並列使用し、各メモリ１６から読出され
る１波形ドツトの要求処理時間がＤ　＝　５ｎｓ（２０
ＯＮＨ２）であれば、各メモリ１６のアクセス余裕時間
はＡ　＝　７５ｎｓ（１３，３ＭＨ２）となり、各メモ
リ１６は特段のアクセス高速化を必要とされない、また
、並列使用するメモリ１６の使用数ｎを増設することに
より、各メモリ１６のアクセス余裕時間をより増大化し
、あるいは各メモリ１６のアクセス時間を一定として考
えればデータ処理時間をより短縮化できる。

すなわち、上記実施例によれば、メモリエ６のアクセス
時間による制限を最小限に抑え、データ処理速度を超高
速化することができる。

なお、本発明の実施において、データを分配されるメモ
リは、上記実施例におけるようなデータ保持メモリ１４
から分配されるものでなく、入力装置から直接的に分配
されるものであってもよい。

また、本発明は、波形発生器以外のデータ処理装置に広
く適用可能である。

し発明の効果］ 以上のように、本発明によれば、メモリのアクセス時間
による制限を最小限に抑え、データ処理速度を超高速化
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例が適用されてなるデジタル型
波形発生器を示すブロック図、第２図は従来のデジタル
型波形発生器を示すブロック図である。 １１・・・波形発生器（データ処理装置）、１６・・・
メモリ、１８・・・マルチプレクサ−５２０・・・タイ
ミング回路、２１・・・入力選択回路、２２・・・ラッ
チ。

Claims (2)

【特許請求の範囲】
1. （１）相互に所定の読出し優先順位を備えた再生用デー
   タを複数のメモリに分配して書込み、各メモリに対応す
   る複数の入力端を備えるマルチプレクサーの該各入力端
   に、対応する各メモリの再生用データを確立し、マルチ
   プレクサーの各入力端に確立された各再生用データの読
   出し優先データをマルチプレクサーの出力選択回路の作
   動によってラッチの入力端に確立し、ラッチの入力端に
   確立された上記読出し優先データをタイミング回路の指
   令によって出力するとともに、タイミング回路の指令に
   よってラッチの入力端に確立されていた読出し優先デー
   タが出力する毎に、マルチプレクサーの入力選択回路を
   再作動させてマルチプレクサーの各入力端に確立されて
   いる各再生用データの新たな読出し優先データをラッチ
   の入力端に確立するデータの高速読出し方式。
2. （２）特許請求の範囲第１項において、各メモリは、当
   該メモリに書込まれていた再生用データがラッチの入力
   端に確立された後、当該メモリが再アクセスされるまで
   の間に、新たな再生用データを書込みできるデータの高
   速読出し方式。